Upstream a whole host of RISC-V changes.
[openocd.git] / tcl / target / rp2040-core0.cfg
blob8c3533bfb1b51223af765fd7ae5836dee7ce41f1
1 # SPDX-License-Identifier: GPL-2.0-or-later
3 transport select swd
5 source [find target/swj-dp.tcl]
7 if { [info exists CHIPNAME] } {
8         set _CHIPNAME $CHIPNAME
9 } else {
10         set _CHIPNAME rp2040
13 if { [info exists WORKAREASIZE] } {
14         set _WORKAREASIZE $WORKAREASIZE
15 } else {
16         set _WORKAREASIZE 0x10000
19 if { [info exists CPUTAPID] } {
20         set _CPUTAPID $CPUTAPID
21 } else {
22         set _CPUTAPID 0x01002927
25 swj_newdap $_CHIPNAME cpu -expected-id $_CPUTAPID
26 dap create $_CHIPNAME.dap -chain-position $_CHIPNAME.cpu
27 set _TARGETNAME $_CHIPNAME.cpu
28 target create $_TARGETNAME cortex_m -dap $_CHIPNAME.dap
29 $_TARGETNAME configure -work-area-phys 0x20010000 -work-area-size $_WORKAREASIZE
31 set _FLASHNAME $_CHIPNAME.flash
32 set _FLASHSIZE 0x200000
33 set _FLASHBASE 0x10000000
34 flash bank $_FLASHNAME rp2040_flash $_FLASHBASE $_FLASHSIZE 1 32 $_TARGETNAME
36 # srst does not exist; use SYSRESETREQ to perform a soft reset
37 cortex_m reset_config sysresetreq