tcl/target/stm32f2x.cfg

   1 # SPDX-License-Identifier: GPL-2.0-or-later
   2
   3 # script for stm32f2x family
   4
   5 #
   6 # stm32 devices support both JTAG and SWD transports.
   7 #
   8 source [find target/swj-dp.tcl]
   9 source [find mem_helper.tcl]
  10
  11 if { [info exists CHIPNAME] } {
  12    set _CHIPNAME $CHIPNAME
  13 } else {
  14    set _CHIPNAME stm32f2x
  15 }
  16
  17 set _ENDIAN little
  18
  19 # Work-area is a space in RAM used for flash programming
  20 # By default use 64kB
  21 if { [info exists WORKAREASIZE] } {
  22    set _WORKAREASIZE $WORKAREASIZE
  23 } else {
  24    set _WORKAREASIZE 0x10000
  25 }
  26
  27 # JTAG speed should be <= F_CPU/6. F_CPU after reset is 8MHz, so use F_JTAG = 1MHz
  28 #
  29 # Since we may be running of an RC oscilator, we crank down the speed a
  30 # bit more to be on the safe side. Perhaps superstition, but if are
  31 # running off a crystal, we can run closer to the limit. Note
  32 # that there can be a pretty wide band where things are more or less stable.
  33 adapter speed 1000
  34
  35 adapter srst delay 100
  36 if {[using_jtag]} {
  37  jtag_ntrst_delay 100
  38 }
  39
  40 #jtag scan chain
  41 if { [info exists CPUTAPID] } {
  42    set _CPUTAPID $CPUTAPID
  43 } else {
  44    if { [using_jtag] } {
  45       # See STM Document RM0033
  46       # Section 32.6.3 - corresponds to Cortex-M3 r2p0
  47       set _CPUTAPID 0x4ba00477
  48    } {
  49       set _CPUTAPID 0x2ba01477
  50    }
  51 }
  52
  53 swj_newdap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_CPUTAPID
  54 dap create $_CHIPNAME.dap -chain-position $_CHIPNAME.cpu
  55
  56 if {[using_jtag]} {
  57         jtag newtap $_CHIPNAME bs -irlen 5
  58 }
  59
  60 set _TARGETNAME $_CHIPNAME.cpu
  61 target create $_TARGETNAME cortex_m -endian $_ENDIAN -dap $_CHIPNAME.dap
  62
  63 $_TARGETNAME configure -work-area-phys 0x20000000 -work-area-size $_WORKAREASIZE -work-area-backup 0
  64
  65 set _FLASHNAME $_CHIPNAME.flash
  66 flash bank $_FLASHNAME stm32f2x 0 0 0 0 $_TARGETNAME
  67 flash bank $_CHIPNAME.otp stm32f2x 0x1fff7800 0 0 0 $_TARGETNAME
  68
  69 reset_config srst_nogate
  70
  71 if {![using_hla]} {
  72    # if srst is not fitted use SYSRESETREQ to
  73    # perform a soft reset
  74    cortex_m reset_config sysresetreq
  75 }
  76
  77 $_TARGETNAME configure -event examine-end {
  78         # DBGMCU_CR |= DBG_STANDBY | DBG_STOP | DBG_SLEEP
  79         mmw 0xE0042004 0x00000007 0
  80
  81         # Stop watchdog counters during halt
  82         # DBGMCU_APB1_FZ |= DBG_IWDG_STOP | DBG_WWDG_STOP
  83         mmw 0xE0042008 0x00001800 0
  84 }
  85
  86 tpiu create $_CHIPNAME.tpiu -dap $_CHIPNAME.dap -ap-num 0 -baseaddr 0xE0040000
  87
  88 lappend _telnet_autocomplete_skip _proc_pre_enable_$_CHIPNAME.tpiu
  89 proc _proc_pre_enable_$_CHIPNAME.tpiu {_targetname} {
  90         targets $_targetname
  91
  92         # Set TRACE_IOEN; TRACE_MODE is set to async; when using sync
  93         # change this value accordingly to configure trace pins
  94         # assignment
  95         mmw 0xE0042004 0x00000020 0
  96 }
  97
  98 $_CHIPNAME.tpiu configure -event pre-enable "_proc_pre_enable_$_CHIPNAME.tpiu $_TARGETNAME"