target/arm_adi_v5: fix sync CSW cache on apreg write
[openocd.git] / tcl / target / c100.cfg
blob1eaa8fe8a640cb5f07fb9f0d3b8cf7852ce2f54b
1 # c100 config.
2 # This is ARM1136 dual core
3 # this script only configures one core (that is used to run Linux)
5 # assume no PLL lock, start slowly
6 adapter_khz 100
8 if { [info exists CHIPNAME] } {
9    set _CHIPNAME $CHIPNAME
10 } else {
11    set _CHIPNAME c100
14 if { [info exists ENDIAN] } {
15    set _ENDIAN $ENDIAN
16 } else {
17    set _ENDIAN little
20 if { [info exists CPUTAPID] } {
21    set _CPUTAPID $CPUTAPID
22 } else {
23    set _CPUTAPID 0x27b3645b
26 if { [info exists DSPTAPID] } {
27    set _DSPTAPID $DSPTAPID
28 } else {
29    set _DSPTAPID 0x27b3645b
32 jtag newtap $_CHIPNAME dsp -irlen 5 -ircapture 0x1 -irmask 0x1f -expected-id $_DSPTAPID
35 # Per ARM: DDI0211J_arm1136_r1p5_trm.pdf - the ARM 1136 as a 5 bit IR register
36 jtag newtap $_CHIPNAME cpu -irlen 5 -ircapture 0x1 -irmask 0x1f -expected-id $_CPUTAPID
38 set _TARGETNAME $_CHIPNAME.cpu
39 target create $_TARGETNAME arm11 -endian $_ENDIAN -chain-position $_TARGETNAME
41 # C100's ARAM 64k SRAM
42 $_TARGETNAME configure -work-area-phys 0x0a000000 -work-area-size 0x10000 -work-area-backup 0