target/arm_adi_v5: fix sync CSW cache on apreg write
[openocd.git] / tcl / target / at91sam9263.cfg
blobd2ee113b2cb0ab781ab0665d7559c466fee9de78
1 ######################################
2 # Target:    Atmel AT91SAM9263
3 ######################################
5 if { [info exists CHIPNAME] } {
6         set AT91_CHIPNAME $CHIPNAME
7 } else {
8         set AT91_CHIPNAME at91sam9263
11 source [find target/at91sam9.cfg]
13 # Establish internal SRAM memory work areas that are important to pre-bootstrap loaders, etc.  The
14 # AT91SAM9263 has two SRAM areas,
15 # one starting at 0x00300000 of 80KiB
16 # and the other  starting at 0x00500000 of 16KiB.
18 # Internal sram1 memory
19 $_TARGETNAME configure -work-area-phys 0x00300000 -work-area-size 0x14000 -work-area-backup 1
20 #$_TARGETNAME configure -work-area-phys 0x00500000 -work-area-size 0x4000 -work-area-backup 1