target/arm_adi_v5: fix sync CSW cache on apreg write
[openocd.git] / tcl / board / stm32ldiscovery.cfg
blob3e397cba4b46234e9af884d8f175480a4092bf51
1 # This is an STM32L discovery board with a single STM32L152RBT6 chip.
2 # http://www.st.com/internet/evalboard/product/250990.jsp
4 source [find interface/stlink.cfg]
6 transport select hla_swd
8 set WORKAREASIZE 0x4000
9 source [find target/stm32l1.cfg]
11 reset_config srst_only