target/arm_adi_v5: fix sync CSW cache on apreg write
[openocd.git] / tcl / board / nxp_mcimx8m-evk.cfg
blobe2d63ce7c5d99eca5a1cddde348ea3d7b52a18fc
2 # configuration file for NXP MC-IMX8M-EVK
5 # only JTAG supported
6 transport select jtag
8 # set a safe JTAG clock speed, can be overridden
9 adapter_khz 1000
11 # default JTAG configuration has only SRST and no TRST
12 reset_config srst_only srst_push_pull
14 # delay after SRST goes inactive
15 adapter_nsrst_delay 70
17 # board has an i.MX8MQ with 4 Cortex-A53 cores
18 set CHIPNAME imx8mq
19 set CHIPCORES 4
21 # source SoC configuration
22 source [find target/imx8m.cfg]