2018-03-08 Richard Biener <rguenther@suse.de>
[official-gcc.git] / gcc / testsuite / gcc.target / arm / simd / 
tree7776e91da4c024a9b191a6a300bc924b44884f2a
drwxr-xr-x   ..
-rw-r--r-- 1029 fp16fml_high.c
-rw-r--r-- 2050 fp16fml_lane_high.c
-rw-r--r-- 2032 fp16fml_lane_low.c
-rw-r--r-- 1021 fp16fml_low.c
-rw-r--r-- 392 neon-vrndx_f32_1.c
-rw-r--r-- 395 neon-vrndxq_f32_1.c
-rw-r--r-- 1435 simd.exp
-rw-r--r-- 1448 vdot-compile.c
-rw-r--r-- 1820 vdot-exec.c
-rw-r--r-- 332 vect-dot-qi.h
-rw-r--r-- 322 vect-dot-s8.c
-rw-r--r-- 324 vect-dot-u8.c
-rw-r--r-- 355 vextQf32_1.c
-rw-r--r-- 355 vextQp16_1.c
-rw-r--r-- 726 vextQp64_1.c
-rw-r--r-- 353 vextQp8_1.c
-rw-r--r-- 355 vextQs16_1.c
-rw-r--r-- 355 vextQs32_1.c
-rw-r--r-- 355 vextQs64_1.c
-rw-r--r-- 353 vextQs8_1.c
-rw-r--r-- 355 vextQu16_1.c
-rw-r--r-- 355 vextQu32_1.c
-rw-r--r-- 355 vextQu64_1.c
-rw-r--r-- 353 vextQu8_1.c
-rw-r--r-- 353 vextf32_1.c
-rw-r--r-- 353 vextp16_1.c
-rw-r--r-- 505 vextp64_1.c
-rw-r--r-- 350 vextp8_1.c
-rw-r--r-- 353 vexts16_1.c
-rw-r--r-- 353 vexts32_1.c
-rw-r--r-- 512 vexts64_1.c
-rw-r--r-- 350 vexts8_1.c
-rw-r--r-- 353 vextu16_1.c
-rw-r--r-- 353 vextu32_1.c
-rw-r--r-- 517 vextu64_1.c
-rw-r--r-- 350 vextu8_1.c
-rw-r--r-- 4070 vmaxnm_f32_1.c
-rw-r--r-- 4233 vmaxnmq_f32_1.c
-rw-r--r-- 4072 vminnm_f32_1.c
-rw-r--r-- 4239 vminnmq_f32_1.c
-rw-r--r-- 315 vrev16p8_1.c
-rw-r--r-- 318 vrev16qp8_1.c
-rw-r--r-- 318 vrev16qs8_1.c
-rw-r--r-- 318 vrev16qu8_1.c
-rw-r--r-- 315 vrev16s8_1.c
-rw-r--r-- 315 vrev16u8_1.c
-rw-r--r-- 318 vrev32p16_1.c
-rw-r--r-- 315 vrev32p8_1.c
-rw-r--r-- 321 vrev32qp16_1.c
-rw-r--r-- 318 vrev32qp8_1.c
-rw-r--r-- 321 vrev32qs16_1.c
-rw-r--r-- 318 vrev32qs8_1.c
-rw-r--r-- 321 vrev32qu16_1.c
-rw-r--r-- 318 vrev32qu8_1.c
-rw-r--r-- 318 vrev32s16_1.c
-rw-r--r-- 315 vrev32s8_1.c
-rw-r--r-- 318 vrev32u16_1.c
-rw-r--r-- 315 vrev32u8_1.c
-rw-r--r-- 318 vrev64f32_1.c
-rw-r--r-- 318 vrev64p16_1.c
-rw-r--r-- 315 vrev64p8_1.c
-rw-r--r-- 321 vrev64qf32_1.c
-rw-r--r-- 321 vrev64qp16_1.c
-rw-r--r-- 318 vrev64qp8_1.c
-rw-r--r-- 321 vrev64qs16_1.c
-rw-r--r-- 321 vrev64qs32_1.c
-rw-r--r-- 318 vrev64qs8_1.c
-rw-r--r-- 321 vrev64qu16_1.c
-rw-r--r-- 321 vrev64qu32_1.c
-rw-r--r-- 318 vrev64qu8_1.c
-rw-r--r-- 318 vrev64s16_1.c
-rw-r--r-- 318 vrev64s32_1.c
-rw-r--r-- 315 vrev64s8_1.c
-rw-r--r-- 318 vrev64u16_1.c
-rw-r--r-- 318 vrev64u32_1.c
-rw-r--r-- 315 vrev64u8_1.c
-rw-r--r-- 327 vtrnf32_1.c
-rw-r--r-- 327 vtrnp16_1.c
-rw-r--r-- 324 vtrnp8_1.c
-rw-r--r-- 329 vtrnqf32_1.c
-rw-r--r-- 329 vtrnqp16_1.c
-rw-r--r-- 326 vtrnqp8_1.c
-rw-r--r-- 329 vtrnqs16_1.c
-rw-r--r-- 329 vtrnqs32_1.c
-rw-r--r-- 326 vtrnqs8_1.c
-rw-r--r-- 329 vtrnqu16_1.c
-rw-r--r-- 329 vtrnqu32_1.c
-rw-r--r-- 326 vtrnqu8_1.c
-rw-r--r-- 327 vtrns16_1.c
-rw-r--r-- 327 vtrns32_1.c
-rw-r--r-- 324 vtrns8_1.c
-rw-r--r-- 327 vtrnu16_1.c
-rw-r--r-- 327 vtrnu32_1.c
-rw-r--r-- 324 vtrnu8_1.c
-rw-r--r-- 327 vuzpf32_1.c
-rw-r--r-- 327 vuzpp16_1.c
-rw-r--r-- 324 vuzpp8_1.c
-rw-r--r-- 329 vuzpqf32_1.c
-rw-r--r-- 329 vuzpqp16_1.c
-rw-r--r-- 326 vuzpqp8_1.c
-rw-r--r-- 329 vuzpqs16_1.c
-rw-r--r-- 329 vuzpqs32_1.c
-rw-r--r-- 326 vuzpqs8_1.c
-rw-r--r-- 329 vuzpqu16_1.c
-rw-r--r-- 329 vuzpqu32_1.c
-rw-r--r-- 326 vuzpqu8_1.c
-rw-r--r-- 327 vuzps16_1.c
-rw-r--r-- 327 vuzps32_1.c
-rw-r--r-- 324 vuzps8_1.c
-rw-r--r-- 327 vuzpu16_1.c
-rw-r--r-- 327 vuzpu32_1.c
-rw-r--r-- 324 vuzpu8_1.c
-rw-r--r-- 327 vzipf32_1.c
-rw-r--r-- 327 vzipp16_1.c
-rw-r--r-- 324 vzipp8_1.c
-rw-r--r-- 329 vzipqf32_1.c
-rw-r--r-- 329 vzipqp16_1.c
-rw-r--r-- 326 vzipqp8_1.c
-rw-r--r-- 329 vzipqs16_1.c
-rw-r--r-- 329 vzipqs32_1.c
-rw-r--r-- 326 vzipqs8_1.c
-rw-r--r-- 329 vzipqu16_1.c
-rw-r--r-- 329 vzipqu32_1.c
-rw-r--r-- 326 vzipqu8_1.c
-rw-r--r-- 327 vzips16_1.c
-rw-r--r-- 327 vzips32_1.c
-rw-r--r-- 324 vzips8_1.c
-rw-r--r-- 327 vzipu16_1.c
-rw-r--r-- 327 vzipu32_1.c
-rw-r--r-- 324 vzipu8_1.c