gcc/config/rs6000/rs6000.opt

   1 ; Options for the rs6000 port of the compiler
   2 ;
   3 ; Copyright (C) 2005-2018 Free Software Foundation, Inc.
   4 ; Contributed by Aldy Hernandez <aldy@quesejoda.com>.
   5 ;
   6 ; This file is part of GCC.
   7 ;
   8 ; GCC is free software; you can redistribute it and/or modify it under
   9 ; the terms of the GNU General Public License as published by the Free
  10 ; Software Foundation; either version 3, or (at your option) any later
  11 ; version.
  12 ;
  13 ; GCC is distributed in the hope that it will be useful, but WITHOUT
  14 ; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  15 ; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  16 ; License for more details.
  17 ;
  18 ; You should have received a copy of the GNU General Public License
  19 ; along with GCC; see the file COPYING3.  If not see
  20 ; <http://www.gnu.org/licenses/>.
  21
  22 HeaderInclude
  23 config/rs6000/rs6000-opts.h
  24
  25 ;; ISA flag bits (on/off)
  26 Variable
  27 HOST_WIDE_INT rs6000_isa_flags = TARGET_DEFAULT
  28
  29 TargetSave
  30 HOST_WIDE_INT x_rs6000_isa_flags
  31
  32 ;; Miscellaneous flag bits that were set explicitly by the user
  33 Variable
  34 HOST_WIDE_INT rs6000_isa_flags_explicit
  35
  36 TargetSave
  37 HOST_WIDE_INT x_rs6000_isa_flags_explicit
  38
  39 ;; Current processor
  40 TargetVariable
  41 enum processor_type rs6000_cpu = PROCESSOR_PPC603
  42
  43 ;; Current tuning
  44 TargetVariable
  45 enum processor_type rs6000_tune = PROCESSOR_PPC603
  46
  47 ;; Always emit branch hint bits.
  48 TargetVariable
  49 unsigned char rs6000_always_hint
  50
  51 ;; Schedule instructions for group formation.
  52 TargetVariable
  53 unsigned char rs6000_sched_groups
  54
  55 ;; Align branch targets.
  56 TargetVariable
  57 unsigned char rs6000_align_branch_targets
  58
  59 ;; Support for -msched-costly-dep option.
  60 TargetVariable
  61 enum rs6000_dependence_cost rs6000_sched_costly_dep = no_dep_costly
  62
  63 ;; Support for -minsert-sched-nops option.
  64 TargetVariable
  65 enum rs6000_nop_insertion rs6000_sched_insert_nops = sched_finish_none
  66
  67 ;; Non-zero to allow overriding loop alignment.
  68 TargetVariable
  69 unsigned char can_override_loop_align
  70
  71 ;; Which small data model to use (for System V targets only)
  72 TargetVariable
  73 enum rs6000_sdata_type rs6000_sdata = SDATA_DATA
  74
  75 ;; Bit size of immediate TLS offsets and string from which it is decoded.
  76 TargetVariable
  77 int rs6000_tls_size = 32
  78
  79 ;; ABI enumeration available for subtarget to use.
  80 TargetVariable
  81 enum rs6000_abi rs6000_current_abi = ABI_NONE
  82
  83 ;; Type of traceback to use.
  84 TargetVariable
  85 enum rs6000_traceback_type rs6000_traceback = traceback_default
  86
  87 ;; Control alignment for fields within structures.
  88 TargetVariable
  89 unsigned char rs6000_alignment_flags
  90
  91 ;; Code model for 64-bit linux.
  92 TargetVariable
  93 enum rs6000_cmodel rs6000_current_cmodel = CMODEL_SMALL
  94
  95 ;; What type of reciprocal estimation instructions to generate
  96 TargetVariable
  97 unsigned int rs6000_recip_control
  98
  99 ;; Mask of what builtin functions are allowed
 100 TargetVariable
 101 HOST_WIDE_INT rs6000_builtin_mask
 102
 103 ;; Debug flags
 104 TargetVariable
 105 unsigned int rs6000_debug
 106
 107 ;; Whether to enable the -mfloat128 stuff without necessarily enabling the
 108 ;; __float128 keyword.
 109 TargetSave
 110 unsigned char x_TARGET_FLOAT128_TYPE
 111
 112 Variable
 113 unsigned char TARGET_FLOAT128_TYPE
 114
 115 ;; This option existed in the past, but now is always on.
 116 mpowerpc
 117 Target RejectNegative Undocumented Ignore
 118
 119 mpowerpc64
 120 Target Report Mask(POWERPC64) Var(rs6000_isa_flags)
 121 Use PowerPC-64 instruction set.
 122
 123 mpowerpc-gpopt
 124 Target Report Mask(PPC_GPOPT) Var(rs6000_isa_flags)
 125 Use PowerPC General Purpose group optional instructions.
 126
 127 mpowerpc-gfxopt
 128 Target Report Mask(PPC_GFXOPT) Var(rs6000_isa_flags)
 129 Use PowerPC Graphics group optional instructions.
 130
 131 mmfcrf
 132 Target Report Mask(MFCRF) Var(rs6000_isa_flags)
 133 Use PowerPC V2.01 single field mfcr instruction.
 134
 135 mpopcntb
 136 Target Report Mask(POPCNTB) Var(rs6000_isa_flags)
 137 Use PowerPC V2.02 popcntb instruction.
 138
 139 mfprnd
 140 Target Report Mask(FPRND) Var(rs6000_isa_flags)
 141 Use PowerPC V2.02 floating point rounding instructions.
 142
 143 mcmpb
 144 Target Report Mask(CMPB) Var(rs6000_isa_flags)
 145 Use PowerPC V2.05 compare bytes instruction.
 146
 147 mmfpgpr
 148 Target Report Mask(MFPGPR) Var(rs6000_isa_flags)
 149 Use extended PowerPC V2.05 move floating point to/from GPR instructions.
 150
 151 maltivec
 152 Target Report Mask(ALTIVEC) Var(rs6000_isa_flags)
 153 Use AltiVec instructions.
 154
 155 maltivec=le
 156 Target Report RejectNegative Var(rs6000_altivec_element_order, 1) Save
 157 Generate AltiVec instructions using little-endian element order.
 158
 159 maltivec=be
 160 Target Report RejectNegative Var(rs6000_altivec_element_order, 2)
 161 Generate AltiVec instructions using big-endian element order.
 162
 163 mfold-gimple
 164 Target Report Var(rs6000_fold_gimple) Init(1)
 165 Enable early gimple folding of builtins.
 166
 167 mhard-dfp
 168 Target Report Mask(DFP) Var(rs6000_isa_flags)
 169 Use decimal floating point instructions.
 170
 171 mmulhw
 172 Target Report Mask(MULHW) Var(rs6000_isa_flags)
 173 Use 4xx half-word multiply instructions.
 174
 175 mdlmzb
 176 Target Report Mask(DLMZB) Var(rs6000_isa_flags)
 177 Use 4xx string-search dlmzb instruction.
 178
 179 mmultiple
 180 Target Report Mask(MULTIPLE) Var(rs6000_isa_flags)
 181 Generate load/store multiple instructions.
 182
 183 ;; This option existed in the past, but now is always off.
 184 mno-string
 185 Target RejectNegative Undocumented Ignore
 186
 187 mstring
 188 Target RejectNegative Undocumented Warn(%<-mstring%> is deprecated)
 189
 190 msoft-float
 191 Target Report RejectNegative Mask(SOFT_FLOAT) Var(rs6000_isa_flags)
 192 Do not use hardware floating point.
 193
 194 mhard-float
 195 Target Report RejectNegative InverseMask(SOFT_FLOAT, HARD_FLOAT) Var(rs6000_isa_flags)
 196 Use hardware floating point.
 197
 198 mpopcntd
 199 Target Report Mask(POPCNTD) Var(rs6000_isa_flags)
 200 Use PowerPC V2.06 popcntd instruction.
 201
 202 mfriz
 203 Target Report Var(TARGET_FRIZ) Init(-1) Save
 204 Under -ffast-math, generate a FRIZ instruction for (double)(long long) conversions.
 205
 206 mveclibabi=
 207 Target RejectNegative Joined Var(rs6000_veclibabi_name)
 208 Vector library ABI to use.
 209
 210 mvsx
 211 Target Report Mask(VSX) Var(rs6000_isa_flags)
 212 Use vector/scalar (VSX) instructions.
 213
 214 mvsx-align-128
 215 Target Undocumented Report Var(TARGET_VSX_ALIGN_128) Save
 216 ; If -mvsx, set alignment to 128 bits instead of 32/64
 217
 218 mallow-movmisalign
 219 Target Undocumented Var(TARGET_ALLOW_MOVMISALIGN) Init(-1) Save
 220 ; Allow the movmisalign in DF/DI vectors
 221
 222 mefficient-unaligned-vsx
 223 Target Undocumented Report Mask(EFFICIENT_UNALIGNED_VSX) Var(rs6000_isa_flags)
 224 ; Consider unaligned VSX vector and fp accesses to be efficient
 225
 226 msched-groups
 227 Target Undocumented Report Var(TARGET_SCHED_GROUPS) Init(-1) Save
 228 ; Explicitly set rs6000_sched_groups
 229
 230 malways-hint
 231 Target Undocumented Report Var(TARGET_ALWAYS_HINT) Init(-1) Save
 232 ; Explicitly set rs6000_always_hint
 233
 234 malign-branch-targets
 235 Target Undocumented Report Var(TARGET_ALIGN_BRANCH_TARGETS) Init(-1) Save
 236 ; Explicitly set rs6000_align_branch_targets
 237
 238 mno-update
 239 Target Report RejectNegative Mask(NO_UPDATE) Var(rs6000_isa_flags)
 240 Do not generate load/store with update instructions.
 241
 242 mupdate
 243 Target Report RejectNegative InverseMask(NO_UPDATE, UPDATE) Var(rs6000_isa_flags)
 244 Generate load/store with update instructions.
 245
 246 msingle-pic-base
 247 Target Report Var(TARGET_SINGLE_PIC_BASE) Init(0)
 248 Do not load the PIC register in function prologues.
 249
 250 mavoid-indexed-addresses
 251 Target Report Var(TARGET_AVOID_XFORM) Init(-1) Save
 252 Avoid generation of indexed load/store instructions when possible.
 253
 254 mtls-markers
 255 Target Report Var(tls_markers) Init(1) Save
 256 Mark __tls_get_addr calls with argument info.
 257
 258 msched-epilog
 259 Target Undocumented Var(TARGET_SCHED_PROLOG) Init(1) Save
 260
 261 msched-prolog
 262 Target Report Var(TARGET_SCHED_PROLOG) Save
 263 Schedule the start and end of the procedure.
 264
 265 maix-struct-return
 266 Target Report RejectNegative Var(aix_struct_return) Save
 267 Return all structures in memory (AIX default).
 268
 269 msvr4-struct-return
 270 Target Report RejectNegative Var(aix_struct_return,0) Save
 271 Return small structures in registers (SVR4 default).
 272
 273 mxl-compat
 274 Target Report Var(TARGET_XL_COMPAT) Save
 275 Conform more closely to IBM XLC semantics.
 276
 277 mrecip
 278 Target Report
 279 Generate software reciprocal divide and square root for better throughput.
 280
 281 mrecip=
 282 Target Report RejectNegative Joined Var(rs6000_recip_name)
 283 Generate software reciprocal divide and square root for better throughput.
 284
 285 mrecip-precision
 286 Target Report Mask(RECIP_PRECISION) Var(rs6000_isa_flags)
 287 Assume that the reciprocal estimate instructions provide more accuracy.
 288
 289 mno-fp-in-toc
 290 Target Report RejectNegative Var(TARGET_NO_FP_IN_TOC) Save
 291 Do not place floating point constants in TOC.
 292
 293 mfp-in-toc
 294 Target Report RejectNegative Var(TARGET_NO_FP_IN_TOC,0) Save
 295 Place floating point constants in TOC.
 296
 297 mno-sum-in-toc
 298 Target RejectNegative Var(TARGET_NO_SUM_IN_TOC) Save
 299 Do not place symbol+offset constants in TOC.
 300
 301 msum-in-toc
 302 Target RejectNegative Var(TARGET_NO_SUM_IN_TOC,0) Save
 303 Place symbol+offset constants in TOC.
 304
 305 ;  Output only one TOC entry per module.  Normally linking fails if
 306 ;   there are more than 16K unique variables/constants in an executable.  With
 307 ;   this option, linking fails only if there are more than 16K modules, or
 308 ;   if there are more than 16K unique variables/constant in a single module.
 309 ;
 310 ;   This is at the cost of having 2 extra loads and one extra store per
 311 ;   function, and one less allocable register.
 312 mminimal-toc
 313 Target Report Mask(MINIMAL_TOC) Var(rs6000_isa_flags)
 314 Use only one TOC entry per procedure.
 315
 316 mfull-toc
 317 Target Report
 318 Put everything in the regular TOC.
 319
 320 mvrsave
 321 Target Report Var(TARGET_ALTIVEC_VRSAVE) Save
 322 Generate VRSAVE instructions when generating AltiVec code.
 323
 324 mvrsave=no
 325 Target RejectNegative Alias(mvrsave) NegativeAlias
 326 Deprecated option.  Use -mno-vrsave instead.
 327
 328 mvrsave=yes
 329 Target RejectNegative Alias(mvrsave)
 330 Deprecated option.  Use -mvrsave instead.
 331
 332 mblock-move-inline-limit=
 333 Target Report Var(rs6000_block_move_inline_limit) Init(0) RejectNegative Joined UInteger Save
 334 Specify how many bytes should be moved inline before calling out to memcpy/memmove.
 335
 336 mblock-compare-inline-limit=
 337 Target Report Var(rs6000_block_compare_inline_limit) Init(31) RejectNegative Joined UInteger Save
 338 Specify the maximum number of bytes to compare inline with non-looping code. If this is set to 0, all inline expansion (non-loop and loop) of memcmp is disabled.
 339
 340 mblock-compare-inline-loop-limit=
 341 Target Report Var(rs6000_block_compare_inline_loop_limit) Init(-1) RejectNegative Joined UInteger Save
 342 Specify the maximum number of bytes to compare inline with loop code generation.  If the length is not known at compile time, memcmp will be called after this many bytes are compared. By default, a length will be picked depending on the tuning target.
 343
 344 mstring-compare-inline-limit=
 345 Target Report Var(rs6000_string_compare_inline_limit) Init(8) RejectNegative Joined UInteger Save
 346 Specify the maximum number pairs of load instructions that should be generated inline for the compare.  If the number needed exceeds the limit, a call to strncmp will be generated instead.
 347
 348 misel
 349 Target Report Mask(ISEL) Var(rs6000_isa_flags)
 350 Generate isel instructions.
 351
 352 misel=no
 353 Target RejectNegative Alias(misel) NegativeAlias
 354 Deprecated option.  Use -mno-isel instead.
 355
 356 misel=yes
 357 Target RejectNegative Alias(misel)
 358 Deprecated option.  Use -misel instead.
 359
 360 mpaired
 361 Target Var(rs6000_paired_float) Save
 362 Generate PPC750CL paired-single instructions.
 363
 364 mdebug=
 365 Target RejectNegative Joined
 366 -mdebug=        Enable debug output.
 367
 368 mabi=altivec
 369 Target RejectNegative Var(rs6000_altivec_abi) Save
 370 Use the AltiVec ABI extensions.
 371
 372 mabi=no-altivec
 373 Target RejectNegative Var(rs6000_altivec_abi, 0)
 374 Do not use the AltiVec ABI extensions.
 375
 376 mabi=elfv1
 377 Target RejectNegative Var(rs6000_elf_abi, 1) Save
 378 Use the ELFv1 ABI.
 379
 380 mabi=elfv2
 381 Target RejectNegative Var(rs6000_elf_abi, 2)
 382 Use the ELFv2 ABI.
 383
 384 ; These are here for testing during development only, do not document
 385 ; in the manual please.
 386
 387 ; If we want Darwin's struct-by-value-in-regs ABI.
 388 mabi=d64
 389 Target RejectNegative Undocumented Warn(using darwin64 ABI) Var(rs6000_darwin64_abi) Save
 390
 391 mabi=d32
 392 Target RejectNegative Undocumented Warn(using old darwin ABI) Var(rs6000_darwin64_abi, 0)
 393
 394 mabi=ieeelongdouble
 395 Target RejectNegative Var(rs6000_ieeequad) Save
 396
 397 mabi=ibmlongdouble
 398 Target RejectNegative Var(rs6000_ieeequad, 0)
 399
 400 mcpu=
 401 Target RejectNegative Joined Var(rs6000_cpu_index) Init(-1) Enum(rs6000_cpu_opt_value) Save
 402 -mcpu=  Use features of and schedule code for given CPU.
 403
 404 mtune=
 405 Target RejectNegative Joined Var(rs6000_tune_index) Init(-1) Enum(rs6000_cpu_opt_value) Save
 406 -mtune= Schedule code for given CPU.
 407
 408 mtraceback=
 409 Target RejectNegative Joined Enum(rs6000_traceback_type) Var(rs6000_traceback)
 410 -mtraceback=    Select full, part, or no traceback table.
 411
 412 Enum
 413 Name(rs6000_traceback_type) Type(enum rs6000_traceback_type)
 414
 415 EnumValue
 416 Enum(rs6000_traceback_type) String(full) Value(traceback_full)
 417
 418 EnumValue
 419 Enum(rs6000_traceback_type) String(part) Value(traceback_part)
 420
 421 EnumValue
 422 Enum(rs6000_traceback_type) String(no) Value(traceback_none)
 423
 424 mlongcall
 425 Target Report Var(rs6000_default_long_calls) Save
 426 Avoid all range limits on call instructions.
 427
 428 ; This option existed in the past, but now is always on.
 429 mgen-cell-microcode
 430 Target RejectNegative Undocumented Ignore
 431
 432 mwarn-altivec-long
 433 Target Var(rs6000_warn_altivec_long) Init(1) Save
 434 Warn about deprecated 'vector long ...' AltiVec type usage.
 435
 436 mlong-double-
 437 Target RejectNegative Joined UInteger Var(rs6000_long_double_type_size) Save
 438 -mlong-double-<n>       Specify size of long double (64 or 128 bits).
 439
 440 ; This option existed in the past, but now is always on.
 441 mlra
 442 Target RejectNegative Undocumented Ignore
 443
 444 msched-costly-dep=
 445 Target RejectNegative Joined Var(rs6000_sched_costly_dep_str)
 446 Determine which dependences between insns are considered costly.
 447
 448 minsert-sched-nops=
 449 Target RejectNegative Joined Var(rs6000_sched_insert_nops_str)
 450 Specify which post scheduling nop insertion scheme to apply.
 451
 452 malign-
 453 Target RejectNegative Joined Enum(rs6000_alignment_flags) Var(rs6000_alignment_flags)
 454 Specify alignment of structure fields default/natural.
 455
 456 Enum
 457 Name(rs6000_alignment_flags) Type(unsigned char)
 458 Valid arguments to -malign-:
 459
 460 EnumValue
 461 Enum(rs6000_alignment_flags) String(power) Value(MASK_ALIGN_POWER)
 462
 463 EnumValue
 464 Enum(rs6000_alignment_flags) String(natural) Value(MASK_ALIGN_NATURAL)
 465
 466 mprioritize-restricted-insns=
 467 Target RejectNegative Joined UInteger Var(rs6000_sched_restricted_insns_priority) Save
 468 Specify scheduling priority for dispatch slot restricted insns.
 469
 470 msingle-float
 471 Target RejectNegative Var(rs6000_single_float) Save
 472 Single-precision floating point unit.
 473
 474 mdouble-float
 475 Target RejectNegative Var(rs6000_double_float) Save
 476 Double-precision floating point unit.
 477
 478 msimple-fpu
 479 Target RejectNegative Var(rs6000_simple_fpu) Save
 480 Floating point unit does not support divide & sqrt.
 481
 482 mfpu=
 483 Target RejectNegative Joined Enum(fpu_type_t) Var(rs6000_fpu_type) Init(FPU_NONE)
 484 -mfpu=  Specify FP (sp, dp, sp-lite, dp-lite) (implies -mxilinx-fpu).
 485
 486 Enum
 487 Name(fpu_type_t) Type(enum fpu_type_t)
 488
 489 EnumValue
 490 Enum(fpu_type_t) String(none) Value(FPU_NONE)
 491
 492 EnumValue
 493 Enum(fpu_type_t) String(sp_lite) Value(FPU_SF_LITE)
 494
 495 EnumValue
 496 Enum(fpu_type_t) String(dp_lite) Value(FPU_DF_LITE)
 497
 498 EnumValue
 499 Enum(fpu_type_t) String(sp_full) Value(FPU_SF_FULL)
 500
 501 EnumValue
 502 Enum(fpu_type_t) String(dp_full) Value(FPU_DF_FULL)
 503
 504 mxilinx-fpu
 505 Target Var(rs6000_xilinx_fpu) Save
 506 Specify Xilinx FPU.
 507
 508 mpointers-to-nested-functions
 509 Target Report Var(TARGET_POINTERS_TO_NESTED_FUNCTIONS) Init(1) Save
 510 Use r11 to hold the static link in calls to functions via pointers.
 511
 512 msave-toc-indirect
 513 Target Report Mask(SAVE_TOC_INDIRECT) Var(rs6000_isa_flags)
 514 Save the TOC in the prologue for indirect calls rather than inline.
 515
 516 ; This option existed in the past, but now is always the same as -mvsx.
 517 mvsx-timode
 518 Target RejectNegative Undocumented Ignore
 519
 520 mpower8-fusion
 521 Target Report Mask(P8_FUSION) Var(rs6000_isa_flags)
 522 Fuse certain integer operations together for better performance on power8.
 523
 524 mpower8-fusion-sign
 525 Target Undocumented Mask(P8_FUSION_SIGN) Var(rs6000_isa_flags)
 526 Allow sign extension in fusion operations.
 527
 528 mpower8-vector
 529 Target Report Mask(P8_VECTOR) Var(rs6000_isa_flags)
 530 Use vector and scalar instructions added in ISA 2.07.
 531
 532 mcrypto
 533 Target Report Mask(CRYPTO) Var(rs6000_isa_flags)
 534 Use ISA 2.07 Category:Vector.AES and Category:Vector.SHA2 instructions.
 535
 536 mdirect-move
 537 Target Report Mask(DIRECT_MOVE) Var(rs6000_isa_flags)
 538 Use ISA 2.07 direct move between GPR & VSX register instructions.
 539
 540 mhtm
 541 Target Report Mask(HTM) Var(rs6000_isa_flags)
 542 Use ISA 2.07 transactional memory (HTM) instructions.
 543
 544 mquad-memory
 545 Target Report Mask(QUAD_MEMORY) Var(rs6000_isa_flags)
 546 Generate the quad word memory instructions (lq/stq).
 547
 548 mquad-memory-atomic
 549 Target Report Mask(QUAD_MEMORY_ATOMIC) Var(rs6000_isa_flags)
 550 Generate the quad word memory atomic instructions (lqarx/stqcx).
 551
 552 mcompat-align-parm
 553 Target Report Var(rs6000_compat_align_parm) Init(0) Save
 554 Generate aggregate parameter passing code with at most 64-bit alignment.
 555
 556 moptimize-swaps
 557 Target Undocumented Var(rs6000_optimize_swaps) Init(1) Save
 558 Analyze and remove doubleword swaps from VSX computations.
 559
 560 mpower9-fusion
 561 Target Undocumented Report Mask(P9_FUSION) Var(rs6000_isa_flags)
 562 Fuse certain operations together for better performance on power9.
 563
 564 mpower9-misc
 565 Target Undocumented Report Mask(P9_MISC) Var(rs6000_isa_flags)
 566 Use certain scalar instructions added in ISA 3.0.
 567
 568 mpower9-vector
 569 Target Undocumented Report Mask(P9_VECTOR) Var(rs6000_isa_flags)
 570 Use vector instructions added in ISA 3.0.
 571
 572 mpower9-minmax
 573 Target Undocumented Mask(P9_MINMAX) Var(rs6000_isa_flags)
 574 Use the new min/max instructions defined in ISA 3.0.
 575
 576 mtoc-fusion
 577 Target Undocumented Mask(TOC_FUSION) Var(rs6000_isa_flags)
 578 Fuse medium/large code model toc references with the memory instruction.
 579
 580 mmodulo
 581 Target Undocumented Report Mask(MODULO) Var(rs6000_isa_flags)
 582 Generate the integer modulo instructions.
 583
 584 mfloat128
 585 Target Report Mask(FLOAT128_KEYWORD) Var(rs6000_isa_flags)
 586 Enable IEEE 128-bit floating point via the __float128 keyword.
 587
 588 mfloat128-hardware
 589 Target Report Mask(FLOAT128_HW) Var(rs6000_isa_flags)
 590 Enable using IEEE 128-bit floating point instructions.
 591
 592 mfloat128-convert
 593 Target Undocumented Mask(FLOAT128_CVT) Var(rs6000_isa_flags)
 594 Enable default conversions between __float128 & long double.
 595
 596 mstack-protector-guard=
 597 Target RejectNegative Joined Enum(stack_protector_guard) Var(rs6000_stack_protector_guard) Init(SSP_TLS)
 598 Use given stack-protector guard.
 599
 600 Enum
 601 Name(stack_protector_guard) Type(enum stack_protector_guard)
 602 Valid arguments to -mstack-protector-guard=:
 603
 604 EnumValue
 605 Enum(stack_protector_guard) String(tls) Value(SSP_TLS)
 606
 607 EnumValue
 608 Enum(stack_protector_guard) String(global) Value(SSP_GLOBAL)
 609
 610 mstack-protector-guard-reg=
 611 Target RejectNegative Joined Var(rs6000_stack_protector_guard_reg_str)
 612 Use the given base register for addressing the stack-protector guard.
 613
 614 TargetVariable
 615 int rs6000_stack_protector_guard_reg = 0
 616
 617 mstack-protector-guard-offset=
 618 Target RejectNegative Joined Integer Var(rs6000_stack_protector_guard_offset_str)
 619 Use the given offset for addressing the stack-protector guard.
 620
 621 TargetVariable
 622 long rs6000_stack_protector_guard_offset = 0
 623
 624 ;; -mno-speculate-indirect-jumps adds deliberate misprediction to indirect
 625 ;; branches via the CTR.
 626 mspeculate-indirect-jumps
 627 Target Undocumented Var(rs6000_speculate_indirect_jumps) Init(1) Save