gcc/testsuite/gcc.target/arm/vfp-1.c

   1 /* { dg-do compile } */
   2 /* { dg-require-effective-target arm_fp_ok } */
   3 /* { dg-options "-O2 -ffp-contract=off" } */
   4 /* { dg-add-options arm_fp } */
   5 /* { dg-skip-if "need fp instructions" { *-*-* } { "-mfloat-abi=soft" } { "" } } */
   6
   7 extern float fabsf (float);
   8 extern float sqrtf (float);
   9 extern double fabs (double);
  10 extern double sqrt (double);
  11
  12 volatile float f1, f2, f3;
  13
  14 void test_sf() {
  15   /* abssf2_vfp */
  16   /* { dg-final { scan-assembler "vabs.f32" } } */
  17   f1 = fabsf (f1);
  18   /* negsf2_vfp */
  19   /* { dg-final { scan-assembler "vneg.f32" } } */
  20   f1 = -f1;
  21   /* addsf3_vfp */
  22   /* { dg-final { scan-assembler "vadd.f32" } } */
  23   f1 = f2 + f3;
  24   /* subsf3_vfp */
  25   /* { dg-final { scan-assembler "vsub.f32" } } */
  26   f1 = f2 - f3;
  27   /* divsf3_vfp */
  28   /* { dg-final { scan-assembler "vdiv.f32" } } */
  29   f1 = f2 / f3;
  30   /* mulsf3_vfp */
  31   /* { dg-final { scan-assembler "vmul.f32" } } */
  32   f1 = f2 * f3;
  33   /* mulsf3negsf_vfp */
  34   /* { dg-final { scan-assembler "vnmul.f32" } } */
  35   f1 = -f2 * f3;
  36   /* mulsf3addsf_vfp */
  37   /* { dg-final { scan-assembler "vmla.f32" } } */
  38   f1 = f2 * f3 + f1;
  39   /* mulsf3subsf_vfp */
  40   /* { dg-final { scan-assembler "vnmls.f32" } } */
  41   f1 = f2 * f3 - f1;
  42   /* mulsf3negsfaddsf_vfp */
  43   /* { dg-final { scan-assembler "vmls.f32" } } */
  44   f1 = f2 - f3 * f1;
  45   /* mulsf3negsfsubsf_vfp */
  46   /* { dg-final { scan-assembler "vnmla.f32" } } */
  47   f1 = -f2 * f3 - f1;
  48   /* sqrtsf2_vfp */
  49   /* { dg-final { scan-assembler "vsqrt.f32" } } */
  50   f1 = sqrtf (f1);
  51 }
  52
  53 volatile double d1, d2, d3;
  54
  55 void test_df() {
  56   /* absdf2_vfp */
  57   /* { dg-final { scan-assembler "vabs.f64" } } */
  58   d1 = fabs (d1);
  59   /* negdf2_vfp */
  60   /* { dg-final { scan-assembler "vneg.f64" } } */
  61   d1 = -d1;
  62   /* adddf3_vfp */
  63   /* { dg-final { scan-assembler "vadd.f64" } } */
  64   d1 = d2 + d3;
  65   /* subdf3_vfp */
  66   /* { dg-final { scan-assembler "vsub.f64" } } */
  67   d1 = d2 - d3;
  68   /* divdf3_vfp */
  69   /* { dg-final { scan-assembler "vdiv.f64" } } */
  70   d1 = d2 / d3;
  71   /* muldf3_vfp */
  72   /* { dg-final { scan-assembler "vmul.f64" } } */
  73   d1 = d2 * d3;
  74   /* muldf3negdf_vfp */
  75   /* { dg-final { scan-assembler "vnmul.f64" } } */
  76   d1 = -d2 * d3;
  77   /* muldf3adddf_vfp */
  78   /* { dg-final { scan-assembler "vmla.f64" } } */
  79   d1 = d2 * d3 + d1;
  80   /* muldf3subdf_vfp */
  81   /* { dg-final { scan-assembler "vnmls.f64" } } */
  82   d1 = d2 * d3 - d1;
  83   /* muldf3negdfadddf_vfp */
  84   /* { dg-final { scan-assembler "vmls.f64" } } */
  85   d1 = d2 - d3 * d1;
  86   /* muldf3negdfsubdf_vfp */
  87   /* { dg-final { scan-assembler "vnmla.f64" } } */
  88   d1 = -d2 * d3 - d1;
  89   /* sqrtdf2_vfp */
  90   /* { dg-final { scan-assembler "vsqrt.f64" } } */
  91   d1 = sqrt (d1);
  92 }
  93
  94 volatile int i1;
  95 volatile unsigned int u1;
  96
  97 void test_convert () {
  98   /* extendsfdf2_vfp */
  99   /* { dg-final { scan-assembler "vcvt.f64.f32" } } */
 100   d1 = f1;
 101   /* truncdfsf2_vfp */
 102   /* { dg-final { scan-assembler "vcvt.f32.f64" } } */
 103   f1 = d1;
 104   /* truncsisf2_vfp */
 105   /* { dg-final { scan-assembler "vcvt.s32.f32" } } */
 106   i1 = f1;
 107   /* truncsidf2_vfp */
 108   /* { dg-final { scan-assembler "vcvt.s32.f64" } } */
 109   i1 = d1;
 110   /* fixuns_truncsfsi2 */
 111   /* { dg-final { scan-assembler "vcvt.u32.f32" } } */
 112   u1 = f1;
 113   /* fixuns_truncdfsi2 */
 114   /* { dg-final { scan-assembler "vcvt.u32.f64" } } */
 115   u1 = d1;
 116   /* floatsisf2_vfp */
 117   /* { dg-final { scan-assembler "vcvt.f32.s32" } } */
 118   f1 = i1;
 119   /* floatsidf2_vfp */
 120   /* { dg-final { scan-assembler "vcvt.f64.s32" } } */
 121   d1 = i1;
 122   /* floatunssisf2 */
 123   /* { dg-final { scan-assembler "vcvt.f32.u32" } } */
 124   f1 = u1;
 125   /* floatunssidf2 */
 126   /* { dg-final { scan-assembler "vcvt.f64.u32" } } */
 127   d1 = u1;
 128 }
 129
 130 void test_ldst (float f[], double d[]) {
 131   /* { dg-final { scan-assembler "vldr.32.+ \\\[r0, #-?\[0-9\]+\\\]" } } */
 132   /* { dg-final { scan-assembler "vldr.32.+ \\\[r\[0-9\], #-1020\\\]" { target { arm32 && { ! arm_thumb2_ok } } } } } */
 133   /* { dg-final { scan-assembler "add.+ r0, #1024" } } */
 134   /* { dg-final { scan-assembler "vstr.32.+ \\\[r\[0-9\]\\\]\n" } } */
 135   f[256] = f[255] + f[-255];
 136
 137   /* { dg-final { scan-assembler "vldr.64.+ \\\[r1, #1016\\\]" } } */
 138   /* { dg-final { scan-assembler "vldr.64.+ \\\[r\[1-9\], #-1016\\\]" { target { arm32 && { ! arm_thumb2_ok } } } } } */
 139   /* { dg-final { scan-assembler "vstr.64.+ \\\[r1, #256\\\]" } } */
 140   d[32] = d[127] + d[-127];
 141 }