gcc/config/mips/constraints.md

   1 ;; Constraint definitions for MIPS.
   2 ;; Copyright (C) 2006, 2007 Free Software Foundation, Inc.
   3 ;;
   4 ;; This file is part of GCC.
   5 ;;
   6 ;; GCC is free software; you can redistribute it and/or modify
   7 ;; it under the terms of the GNU General Public License as published by
   8 ;; the Free Software Foundation; either version 3, or (at your option)
   9 ;; any later version.
  10 ;;
  11 ;; GCC is distributed in the hope that it will be useful,
  12 ;; but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ;; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ;; GNU General Public License for more details.
  15 ;;
  16 ;; You should have received a copy of the GNU General Public License
  17 ;; along with GCC; see the file COPYING3.  If not see
  18 ;; <http://www.gnu.org/licenses/>.
  19
  20 ;; Register constraints
  21
  22 (define_register_constraint "d" "BASE_REG_CLASS"
  23   "An address register.  This is equivalent to @code{r} unless
  24    generating MIPS16 code.")
  25
  26 (define_register_constraint "t" "T_REG"
  27   "@internal")
  28
  29 (define_register_constraint "f" "TARGET_HARD_FLOAT ? FP_REGS : NO_REGS"
  30   "A floating-point register (if available).")
  31
  32 (define_register_constraint "h" "NO_REGS"
  33   "Formerly the @code{hi} register.  This constraint is no longer supported.")
  34
  35 (define_register_constraint "l" "TARGET_BIG_ENDIAN ? MD1_REG : MD0_REG"
  36   "The @code{lo} register.  Use this register to store values that are
  37    no bigger than a word.")
  38
  39 (define_register_constraint "x" "MD_REGS"
  40   "The concatenated @code{hi} and @code{lo} registers.  Use this register
  41    to store doubleword values.")
  42
  43 (define_register_constraint "b" "ALL_REGS"
  44   "@internal")
  45
  46 (define_register_constraint "c" "TARGET_USE_PIC_FN_ADDR_REG ? PIC_FN_ADDR_REG
  47                                  : TARGET_MIPS16 ? M16_NA_REGS
  48                                  : GR_REGS"
  49   "A register suitable for use in an indirect jump.  This will always be
  50    @code{$25} for @option{-mabicalls}.")
  51
  52 (define_register_constraint "e" "LEA_REGS"
  53   "@internal")
  54
  55 (define_register_constraint "j" "PIC_FN_ADDR_REG"
  56   "@internal")
  57
  58 (define_register_constraint "v" "V1_REG"
  59   "@internal")
  60
  61 (define_register_constraint "y" "GR_REGS"
  62   "Equivalent to @code{r}; retained for backwards compatibility.")
  63
  64 (define_register_constraint "z" "ST_REGS"
  65   "A floating-point condition code register.")
  66
  67 (define_register_constraint "A" "DSP_ACC_REGS"
  68   "@internal")
  69
  70 (define_register_constraint "a" "ACC_REGS"
  71   "@internal")
  72
  73 (define_register_constraint "B" "COP0_REGS"
  74   "@internal")
  75
  76 (define_register_constraint "C" "COP2_REGS"
  77   "@internal")
  78
  79 (define_register_constraint "D" "COP3_REGS"
  80   "@internal")
  81
  82 ;; Registers that can be used as the target of multiply-accumulate
  83 ;; instructions.  The core MIPS32 ISA provides a hi/lo madd,
  84 ;; but the DSPr2 version allows any accumulator target.
  85 (define_register_constraint "ka" "ISA_HAS_DSPR2 ? ACC_REGS : MD_REGS")
  86
  87 (define_constraint "kf"
  88   "@internal"
  89   (match_operand 0 "force_to_mem_operand"))
  90
  91 ;; This is a normal rather than a register constraint because we can
  92 ;; never use the stack pointer as a reload register.
  93 (define_constraint "ks"
  94   "@internal"
  95   (and (match_code "reg")
  96        (match_test "REGNO (op) == STACK_POINTER_REGNUM")))
  97
  98 ;; Integer constraints
  99
 100 (define_constraint "I"
 101   "A signed 16-bit constant (for arithmetic instructions)."
 102   (and (match_code "const_int")
 103        (match_test "SMALL_OPERAND (ival)")))
 104
 105 (define_constraint "J"
 106   "Integer zero."
 107   (and (match_code "const_int")
 108        (match_test "ival == 0")))
 109
 110 (define_constraint "K"
 111   "An unsigned 16-bit constant (for logic instructions)."
 112   (and (match_code "const_int")
 113        (match_test "SMALL_OPERAND_UNSIGNED (ival)")))
 114
 115 (define_constraint "L"
 116   "A signed 32-bit constant in which the lower 16 bits are zero.
 117    Such constants can be loaded using @code{lui}."
 118   (and (match_code "const_int")
 119        (match_test "LUI_OPERAND (ival)")))
 120
 121 (define_constraint "M"
 122   "A constant that cannot be loaded using @code{lui}, @code{addiu}
 123    or @code{ori}."
 124   (and (match_code "const_int")
 125        (match_test "!SMALL_OPERAND (ival)")
 126        (match_test "!SMALL_OPERAND_UNSIGNED (ival)")
 127        (match_test "!LUI_OPERAND (ival)")))
 128
 129 (define_constraint "N"
 130   "A constant in the range -65535 to -1 (inclusive)."
 131   (and (match_code "const_int")
 132        (match_test "ival >= -0xffff && ival < 0")))
 133
 134 (define_constraint "O"
 135   "A signed 15-bit constant."
 136   (and (match_code "const_int")
 137        (match_test "ival >= -0x4000 && ival < 0x4000")))
 138
 139 (define_constraint "P"
 140   "A constant in the range 1 to 65535 (inclusive)."
 141   (and (match_code "const_int")
 142        (match_test "ival > 0 && ival < 0x10000")))
 143
 144 ;; Floating-point constraints
 145
 146 (define_constraint "G"
 147   "Floating-point zero."
 148   (and (match_code "const_double")
 149        (match_test "op == CONST0_RTX (mode)")))
 150
 151 ;; General constraints
 152
 153 (define_constraint "Q"
 154   "@internal"
 155   (match_operand 0 "const_arith_operand"))
 156
 157 (define_memory_constraint "R"
 158   "An address that can be used in a non-macro load or store."
 159   (and (match_code "mem")
 160        (match_test "mips_address_insns (XEXP (op, 0), mode, false) == 1")))
 161
 162 (define_constraint "S"
 163   "@internal
 164    A constant call address."
 165   (and (match_operand 0 "call_insn_operand")
 166        (match_test "CONSTANT_P (op)")))
 167
 168 (define_constraint "T"
 169   "@internal
 170    A constant @code{move_operand} that cannot be safely loaded into @code{$25}
 171    using @code{la}."
 172   (and (match_operand 0 "move_operand")
 173        (match_test "CONSTANT_P (op)")
 174        (match_test "mips_dangerous_for_la25_p (op)")))
 175
 176 (define_constraint "U"
 177   "@internal
 178    A constant @code{move_operand} that can be safely loaded into @code{$25}
 179    using @code{la}."
 180   (and (match_operand 0 "move_operand")
 181        (match_test "CONSTANT_P (op)")
 182        (match_test "!mips_dangerous_for_la25_p (op)")))
 183
 184 (define_memory_constraint "W"
 185   "@internal
 186    A memory address based on a member of @code{BASE_REG_CLASS}.  This is
 187    true for all non-mips16 references (although it can sometimes be implicit
 188    if @samp{!TARGET_EXPLICIT_RELOCS}).  For MIPS16, it excludes stack and
 189    constant-pool references."
 190   (and (match_code "mem")
 191        (match_operand 0 "memory_operand")
 192        (ior (match_test "!TARGET_MIPS16")
 193             (and (not (match_operand 0 "stack_operand"))
 194                  (not (match_test "CONSTANT_P (XEXP (op, 0))"))))))
 195
 196 (define_constraint "YG"
 197   "@internal
 198    A vector zero."
 199   (and (match_code "const_vector")
 200        (match_test "op == CONST0_RTX (mode)")))
 201
 202 (define_constraint "YA"
 203   "@internal
 204    An unsigned 6-bit constant."
 205   (and (match_code "const_int")
 206        (match_test "UIMM6_OPERAND (ival)")))
 207
 208 (define_constraint "YB"
 209   "@internal
 210    A signed 10-bit constant."
 211   (and (match_code "const_int")
 212        (match_test "IMM10_OPERAND (ival)")))