gcc/config/m32c/addsub.md

   1 ;; Machine Descriptions for R8C/M16C/M32C
   2 ;; Copyright (C) 2005
   3 ;; Free Software Foundation, Inc.
   4 ;; Contributed by Red Hat.
   5 ;;
   6 ;; This file is part of GCC.
   7 ;;
   8 ;; GCC is free software; you can redistribute it and/or modify it
   9 ;; under the terms of the GNU General Public License as published
  10 ;; by the Free Software Foundation; either version 2, or (at your
  11 ;; option) any later version.
  12 ;;
  13 ;; GCC is distributed in the hope that it will be useful, but WITHOUT
  14 ;; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  15 ;; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  16 ;; License for more details.
  17 ;;
  18 ;; You should have received a copy of the GNU General Public License
  19 ;; along with GCC; see the file COPYING.  If not, write to the Free
  20 ;; Software Foundation, 51 Franklin Street, Fifth Floor, Boston, MA
  21 ;; 02110-1301, USA.
  22
  23 ;; add, sub
  24
  25 (define_insn "addqi3"
  26   [(set (match_operand:QI 0 "mra_or_sp_operand"
  27                   "=SdRhl,SdRhl,??Rmm,??Rmm, *Raa,*Raa,SdRhl,??Rmm")
  28         (plus:QI (match_operand:QI 1 "mra_operand"
  29                   "%0,0,0,0, 0,0,0,0")
  30                  (match_operand:QI 2 "mrai_operand"
  31                   "iSdRhl,?Rmm,iSdRhl,?Rmm, iSdRhl,?Rmm,*Raa,*Raa")))]
  32   ""
  33   "add.b\t%2,%0"
  34   [(set_attr "flags" "oszc")]
  35   )
  36
  37 (define_insn "addhi3"
  38   [(set (match_operand:HI 0 "m32c_nonimmediate_operand"
  39                   "=SdRhi,SdRhi,??Rmm,??Rmm, SdRhi,??Rmm, Rhi, Raw, Raw, !Rsp")
  40         (plus:HI (match_operand:HI 1 "m32c_any_operand"
  41                   "%0,0,0,0, 0,0, Raw, Rfb, Rfb, 0")
  42                  (match_operand:HI 2 "m32c_any_operand"
  43                   "IU2sSdRhi,?Rmm,IU2sSdRhi,?Rmm, IM2,IM2, IS2IU2, I00, IS1, i")))]
  44   ""
  45   "@
  46    add.w\t%2,%0
  47    add.w\t%2,%0
  48    add.w\t%2,%0
  49    add.w\t%2,%0
  50    sub.w\t%m2,%0
  51    sub.w\t%m2,%0
  52    mova\t%d2[%1],%0
  53    stc\t%1,%0
  54    mova\t%D2[%1],%0
  55    add.w\t%2,%0"
  56   [(set_attr "flags" "oszc,oszc,oszc,oszc,oszc,oszc,n,n,n,oszc")]
  57   )
  58
  59 (define_insn "addpsi3"
  60   [(set (match_operand:PSI 0 "m32c_nonimmediate_operand" "=Rpi,Raa,SdRpi,SdRpi,Rsp*Rmm, Rpi,Rpi")
  61         (plus:PSI (match_operand:PSI 1 "m32c_nonimmediate_operand" "0,0,0,0,0, Raa,Rad")
  62                   (match_operand:PSI 2 "m32c_any_operand" "Is3,IS1,iSdRpi,?Rmm,i, i,IS2")))]
  63   "TARGET_A24"
  64   "@
  65    add.l:q\t%2,%0
  66    addx\t%2,%0
  67    add.l\t%2,%0
  68    add.l\t%2,%0
  69    add.l\t%2,%0
  70    mova\t%d2[%1],%0
  71    mova\t%D2[%1],%0"
  72   [(set_attr "flags" "oszc,oszc,oszc,oszc,oszc,n,n")]
  73   )
  74
  75 (define_expand "addsi3"
  76   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,RsiSd,??Rmm,??Rmm")
  77         (plus:SI (match_operand:SI 1 "mra_operand" "%0,0,0,0")
  78                  (match_operand:SI 2 "mrai_operand" "iRsiSd,?Rmm,iRsiSd,?Rmm")))]
  79   "TARGET_A24 ||TARGET_A16"
  80   ""
  81   )
  82
  83 (define_insn "addsi3_1"
  84   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,??Rmm,RsiSd,RsiSd,??Rmm,??Rmm,??Rmm,RsiSd")
  85         (plus:SI (match_operand:SI 1 "mra_operand" "%0,0,0,0,0,0,0,0")
  86                  (match_operand 2 "mrai_operand" "IU2,IU2,i,?Rmm,i,RsiSd,?Rmm,RsiSd")))]
  87   "TARGET_A16"
  88   "*
  89
  90   switch (which_alternative)
  91     {
  92     case 0:
  93       return \"add.w %X2,%h0\;adcf.w %H0\";
  94     case 1:
  95       return \"add.w %X2,%h0\;adcf.w %H0\";
  96     case 2:
  97       output_asm_insn (\"add.w %X2,%h0\",operands);
  98       operands[2]= GEN_INT (INTVAL (operands[2]) >> 16);
  99       return \"adc.w %X2,%H0\";
 100     case 3:
 101       return \"add.w %h2,%h0\;adc.w %H2,%H0\";
 102     case 4:
 103       output_asm_insn (\"add.w %X2,%h0\",operands);
 104       operands[2]= GEN_INT (INTVAL (operands[2]) >> 16);
 105       return \"adc.w %X2,%H0\";
 106     case 5:
 107       return \"add.w %h2,%h0\;adc.w %H2,%H0\";
 108     case 6:
 109       return \"add.w %h2,%h0\;adc.w %H2,%H0\";
 110     case 7:
 111       return \"add.w %h2,%h0\;adc.w %H2,%H0\";
 112     }"
 113   [(set_attr "flags" "x,x,x,x,x,x,x,x")]
 114 )
 115
 116 (define_insn "addsi3_2"
 117   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,RsiSd,??Rmm,??Rmm")
 118         (plus:SI (match_operand:SI 1 "mra_operand" "%0,0,0,0")
 119                  (match_operand:SI 2 "mrai_operand" "iRsiSd,?Rmm,iRsiSd,?Rmm")))]
 120   "TARGET_A24"
 121   "add.l\t%2,%0"
 122   [(set_attr "flags" "oszc")]
 123 )
 124
 125 (define_insn "subqi3"
 126   [(set (match_operand:QI 0 "mra_or_sp_operand"
 127                    "=SdRhl,SdRhl,??Rmm,??Rmm, Raa,Raa,SdRhl,??Rmm, *Rsp")
 128         (minus:QI (match_operand:QI 1 "mra_operand"
 129                    "0,0,0,0, 0,0,0,0, 0")
 130                   (match_operand:QI 2 "mrai_operand"
 131                    "iSdRhl,?Rmm,iSdRhl,?Rmm, iSdRhl,?Rmm,Raa,Raa, i")))]
 132   ""
 133   "sub.b\t%2,%0"
 134   [(set_attr "flags" "oszc")]
 135   )
 136
 137 (define_insn "subhi3"
 138   [(set (match_operand:HI 0 "mra_operand"
 139                    "=SdRhi,SdRhi,??Rmm,??Rmm, SdRhi,??Rmm")
 140         (minus:HI (match_operand:HI 1 "mras_operand"
 141                    "0,0,0,0, 0,0")
 142                   (match_operand:HI 2 "mrai_operand"
 143                    "IU2SdRhi,?Rmm,IU2SdRhi,?Rmm, IM2,IM2")))]
 144   ""
 145   "@
 146    sub.w\t%2,%0
 147    sub.w\t%2,%0
 148    sub.w\t%2,%0
 149    sub.w\t%2,%0
 150    add.w\t%m2,%0
 151    add.w\t%m2,%0"
 152   [(set_attr "flags" "oszc,oszc,oszc,oszc,oszc,oszc")]
 153   )
 154
 155 (define_insn "subpsi3"
 156   [(set (match_operand:PSI 0 "mra_operand" "=RpiSd,RpiSd,??Rmm,??Rmm")
 157         (minus:PSI (match_operand:PSI 1 "mra_operand" "0,0,0,0")
 158                    (match_operand:PSI 2 "mrai_operand" "iRpiSd,?Rmm,iRpiSd,?Rmm")))]
 159   "TARGET_A24"
 160   "sub.%&\t%2,%0"
 161   [(set_attr "flags" "oszc")]
 162   )
 163
 164 (define_expand "subsi3"
 165   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,RsiSd,??Rmm,??Rmm")
 166         (minus:SI (match_operand:SI 1 "mra_operand" "0,0,0,0")
 167                   (match_operand:SI 2 "mrai_operand" "iRsiSd,?Rmm,iRsiSd,?Rmm")))]
 168   "TARGET_A24 ||TARGET_A16"
 169   ""
 170 )
 171
 172 (define_insn "subsi3_1"
 173   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,RsiSd,??Rmm,??Rmm,??Rmm,RsiSd")
 174         (minus:SI (match_operand:SI 1 "mra_operand" "0,0,0,0,0,0")
 175                   (match_operand:SI 2 "mrai_operand" "i,?Rmm,i,RsiSd,?Rmm,RsiSd")))]
 176   "TARGET_A16"
 177   "*
 178   switch (which_alternative)
 179     {
 180     case 0:
 181       output_asm_insn (\"sub.w %X2,%h0\",operands);
 182       operands[2]= GEN_INT (INTVAL (operands[2]) >> 16);
 183       return \"sbb.w %X2,%H0\";
 184     case 1:
 185       return \"sub.w %h2,%h0\;sbb.w %H2,%H0\";
 186     case 2:
 187       output_asm_insn (\"sub.w %X2,%h0\",operands);
 188       operands[2]= GEN_INT (INTVAL (operands[2]) >> 16);
 189       return \"sbb.w %X2,%H0\";
 190     case 3:
 191       return \"sub.w %h2,%h0\;sbb.w %H2,%H0\";
 192     case 4:
 193       return \"sub.w %h2,%h0\;sbb.w %H2,%H0\";
 194     case 5:
 195       return \"sub.w %h2,%h0\;sbb.w %H2,%H0\";
 196     }"
 197   [(set_attr "flags" "x,x,x,x,x,x")]
 198 )
 199
 200 (define_insn "subsi3_2"
 201   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,RsiSd,??Rmm,??Rmm")
 202         (minus:SI (match_operand:SI 1 "mra_operand" "0,0,0,0")
 203                   (match_operand:SI 2 "mrai_operand" "iRsiSd,?Rmm,iRsiSd,?Rmm")))]
 204   "TARGET_A24"
 205   "sub.l\t%2,%0"
 206   [(set_attr "flags" "oszc,oszc,oszc,oszc")]
 207 )
 208
 209 (define_insn "negqi2"
 210   [(set (match_operand:QI 0 "mra_operand" "=SdRhl,??Rmm")
 211         (neg:QI (match_operand:QI 1 "mra_operand" "0,0")))]
 212   ""
 213   "neg.b\t%0"
 214   [(set_attr "flags" "oszc,oszc")]
 215   )
 216
 217 (define_insn "neghi2"
 218   [(set (match_operand:HI 0 "mra_operand" "=SdRhi,??Rmm")
 219         (neg:HI (match_operand:HI 1 "mra_operand" "0,0")))]
 220   ""
 221   "neg.w\t%0"
 222   [(set_attr "flags" "oszc,oszc")]
 223   )
 224
 225 ; We can negate an SImode by operating on the subparts.  GCC deals
 226 ; with this itself for larger modes, but not SI.
 227 (define_insn "negsi2"
 228   [(set (match_operand:SI 0 "mra_operand" "=SdR03,??Rmm")
 229         (neg:SI (match_operand:SI 1 "mra_operand" "0,0")))]
 230   ""
 231   "not.w %h0 | not.w %H0 | add.w #1,%h0 | adcf.w %H0"
 232   [(set_attr "flags" "x")]
 233   )
 234
 235 (define_insn "absqi2"
 236   [(set (match_operand:QI 0 "mra_operand" "=RhlSd,??Rmm")
 237         (abs:QI (match_operand:QI 1 "mra_operand" "0,0")))]
 238   ""
 239   "abs.b\t%0"
 240   [(set_attr "flags" "oszc")]
 241   )
 242
 243 (define_insn "abshi2"
 244   [(set (match_operand:HI 0 "mra_operand" "=RhiSd,??Rmm")
 245         (abs:HI (match_operand:HI 1 "mra_operand" "0,0")))]
 246   ""
 247   "abs.w\t%0"
 248   [(set_attr "flags" "oszc")]
 249   )