gcc/config/riscv/riscv.opt

   1 ; Options for the RISC-V port of the compiler
   2 ;
   3 ; Copyright (C) 2011-2021 Free Software Foundation, Inc.
   4 ;
   5 ; This file is part of GCC.
   6 ;
   7 ; GCC is free software; you can redistribute it and/or modify it under
   8 ; the terms of the GNU General Public License as published by the Free
   9 ; Software Foundation; either version 3, or (at your option) any later
  10 ; version.
  11 ;
  12 ; GCC is distributed in the hope that it will be useful, but WITHOUT
  13 ; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  14 ; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  15 ; License for more details.
  16 ;
  17 ; You should have received a copy of the GNU General Public License
  18 ; along with GCC; see the file COPYING3.  If not see
  19 ; <http://www.gnu.org/licenses/>.
  20
  21 HeaderInclude
  22 config/riscv/riscv-opts.h
  23
  24 mbig-endian
  25 Target RejectNegative Mask(BIG_ENDIAN)
  26 Assume target CPU is configured as big endian.
  27
  28 mlittle-endian
  29 Target RejectNegative InverseMask(BIG_ENDIAN)
  30 Assume target CPU is configured as little endian.
  31
  32 mbranch-cost=
  33 Target RejectNegative Joined UInteger Var(riscv_branch_cost)
  34 -mbranch-cost=N Set the cost of branches to roughly N instructions.
  35
  36 mplt
  37 Target Var(TARGET_PLT) Init(1)
  38 When generating -fpic code, allow the use of PLTs. Ignored for fno-pic.
  39
  40 mabi=
  41 Target RejectNegative Joined Enum(abi_type) Var(riscv_abi) Init(ABI_ILP32) Negative(mabi=)
  42 Specify integer and floating-point calling convention.
  43
  44 mpreferred-stack-boundary=
  45 Target RejectNegative Joined UInteger Var(riscv_preferred_stack_boundary_arg)
  46 Attempt to keep stack aligned to this power of 2.
  47
  48 Enum
  49 Name(abi_type) Type(enum riscv_abi_type)
  50 Supported ABIs (for use with the -mabi= option):
  51
  52 EnumValue
  53 Enum(abi_type) String(ilp32) Value(ABI_ILP32)
  54
  55 EnumValue
  56 Enum(abi_type) String(ilp32e) Value(ABI_ILP32E)
  57
  58 EnumValue
  59 Enum(abi_type) String(ilp32f) Value(ABI_ILP32F)
  60
  61 EnumValue
  62 Enum(abi_type) String(ilp32d) Value(ABI_ILP32D)
  63
  64 EnumValue
  65 Enum(abi_type) String(lp64) Value(ABI_LP64)
  66
  67 EnumValue
  68 Enum(abi_type) String(lp64f) Value(ABI_LP64F)
  69
  70 EnumValue
  71 Enum(abi_type) String(lp64d) Value(ABI_LP64D)
  72
  73 mfdiv
  74 Target Mask(FDIV)
  75 Use hardware floating-point divide and square root instructions.
  76
  77 mdiv
  78 Target Mask(DIV)
  79 Use hardware instructions for integer division.
  80
  81 march=
  82 Target RejectNegative Joined Negative(march=)
  83 -march= Generate code for given RISC-V ISA (e.g. RV64IM).  ISA strings must be
  84 lower-case.
  85
  86 mtune=
  87 Target RejectNegative Joined Var(riscv_tune_string)
  88 -mtune=PROCESSOR        Optimize the output for PROCESSOR.
  89
  90 mcpu=
  91 Target RejectNegative Joined Var(riscv_cpu_string)
  92 -mcpu=PROCESSOR Use architecture of and optimize the output for PROCESSOR.
  93
  94 msmall-data-limit=
  95 Target Joined Separate UInteger Var(g_switch_value) Init(8)
  96 -msmall-data-limit=N    Put global and static data smaller than <number> bytes into a special section (on some targets).
  97
  98 msave-restore
  99 Target Mask(SAVE_RESTORE)
 100 Use smaller but slower prologue and epilogue code.
 101
 102 mshorten-memrefs
 103 Target Bool Var(riscv_mshorten_memrefs) Init(1)
 104 Convert BASE + LARGE_OFFSET addresses to NEW_BASE + SMALL_OFFSET to allow more
 105 memory accesses to be generated as compressed instructions.  Currently targets
 106 32-bit integer load/stores.
 107
 108 mcmodel=
 109 Target RejectNegative Joined Enum(code_model) Var(riscv_cmodel) Init(TARGET_DEFAULT_CMODEL)
 110 Specify the code model.
 111
 112 mstrict-align
 113 Target Mask(STRICT_ALIGN) Save
 114 Do not generate unaligned memory accesses.
 115
 116 Enum
 117 Name(code_model) Type(enum riscv_code_model)
 118 Known code models (for use with the -mcmodel= option):
 119
 120 EnumValue
 121 Enum(code_model) String(medlow) Value(CM_MEDLOW)
 122
 123 EnumValue
 124 Enum(code_model) String(medany) Value(CM_MEDANY)
 125
 126 mexplicit-relocs
 127 Target Mask(EXPLICIT_RELOCS)
 128 Use %reloc() operators, rather than assembly macros, to load addresses.
 129
 130 mrelax
 131 Target Bool Var(riscv_mrelax) Init(1)
 132 Take advantage of linker relaxations to reduce the number of instructions
 133 required to materialize symbol addresses.
 134
 135 Mask(64BIT)
 136
 137 Mask(MUL)
 138
 139 Mask(ATOMIC)
 140
 141 Mask(HARD_FLOAT)
 142
 143 Mask(DOUBLE_FLOAT)
 144
 145 Mask(RVC)
 146
 147 Mask(RVE)
 148
 149 mriscv-attribute
 150 Target Var(riscv_emit_attribute_p) Init(-1)
 151 Emit RISC-V ELF attribute.
 152
 153 malign-data=
 154 Target RejectNegative Joined Var(riscv_align_data_type) Enum(riscv_align_data) Init(riscv_align_data_type_xlen)
 155 Use the given data alignment.
 156
 157 Enum
 158 Name(riscv_align_data) Type(enum riscv_align_data)
 159 Known data alignment choices (for use with the -malign-data= option):
 160
 161 EnumValue
 162 Enum(riscv_align_data) String(xlen) Value(riscv_align_data_type_xlen)
 163
 164 EnumValue
 165 Enum(riscv_align_data) String(natural) Value(riscv_align_data_type_natural)
 166
 167 mstack-protector-guard=
 168 Target RejectNegative Joined Enum(stack_protector_guard) Var(riscv_stack_protector_guard) Init(SSP_GLOBAL)
 169 Use given stack-protector guard.
 170
 171 Enum
 172 Name(stack_protector_guard) Type(enum stack_protector_guard)
 173 Valid arguments to -mstack-protector-guard=:
 174
 175 EnumValue
 176 Enum(stack_protector_guard) String(tls) Value(SSP_TLS)
 177
 178 EnumValue
 179 Enum(stack_protector_guard) String(global) Value(SSP_GLOBAL)
 180
 181 mstack-protector-guard-reg=
 182 Target RejectNegative Joined Var(riscv_stack_protector_guard_reg_str)
 183 Use the given base register for addressing the stack-protector guard.
 184
 185 TargetVariable
 186 int riscv_stack_protector_guard_reg = 0
 187
 188 mstack-protector-guard-offset=
 189 Target RejectNegative Joined Integer Var(riscv_stack_protector_guard_offset_str)
 190 Use the given offset for addressing the stack-protector guard.
 191
 192 TargetVariable
 193 long riscv_stack_protector_guard_offset = 0
 194
 195 TargetVariable
 196 int riscv_zi_subext
 197
 198 TargetVariable
 199 int riscv_zb_subext
 200
 201 Enum
 202 Name(isa_spec_class) Type(enum riscv_isa_spec_class)
 203 Supported ISA specs (for use with the -misa-spec= option):
 204
 205 EnumValue
 206 Enum(isa_spec_class) String(2.2) Value(ISA_SPEC_CLASS_2P2)
 207
 208 EnumValue
 209 Enum(isa_spec_class) String(20190608) Value(ISA_SPEC_CLASS_20190608)
 210
 211 EnumValue
 212 Enum(isa_spec_class) String(20191213) Value(ISA_SPEC_CLASS_20191213)
 213
 214 misa-spec=
 215 Target RejectNegative Joined Enum(isa_spec_class) Var(riscv_isa_spec) Init(TARGET_DEFAULT_ISA_SPEC)
 216 Set the version of RISC-V ISA spec.