gcc/config/rs6000/rs6000.opt

   1 ; Options for the rs6000 port of the compiler
   2 ;
   3 ; Copyright (C) 2005-2017 Free Software Foundation, Inc.
   4 ; Contributed by Aldy Hernandez <aldy@quesejoda.com>.
   5 ;
   6 ; This file is part of GCC.
   7 ;
   8 ; GCC is free software; you can redistribute it and/or modify it under
   9 ; the terms of the GNU General Public License as published by the Free
  10 ; Software Foundation; either version 3, or (at your option) any later
  11 ; version.
  12 ;
  13 ; GCC is distributed in the hope that it will be useful, but WITHOUT
  14 ; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  15 ; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  16 ; License for more details.
  17 ;
  18 ; You should have received a copy of the GNU General Public License
  19 ; along with GCC; see the file COPYING3.  If not see
  20 ; <http://www.gnu.org/licenses/>.
  21
  22 HeaderInclude
  23 config/rs6000/rs6000-opts.h
  24
  25 ;; ISA flag bits (on/off)
  26 Variable
  27 HOST_WIDE_INT rs6000_isa_flags = TARGET_DEFAULT
  28
  29 TargetSave
  30 HOST_WIDE_INT x_rs6000_isa_flags
  31
  32 ;; Miscellaneous flag bits that were set explicitly by the user
  33 Variable
  34 HOST_WIDE_INT rs6000_isa_flags_explicit
  35
  36 TargetSave
  37 HOST_WIDE_INT x_rs6000_isa_flags_explicit
  38
  39 ;; Current processor
  40 TargetVariable
  41 enum processor_type rs6000_cpu = PROCESSOR_PPC603
  42
  43 ;; Always emit branch hint bits.
  44 TargetVariable
  45 unsigned char rs6000_always_hint
  46
  47 ;; Schedule instructions for group formation.
  48 TargetVariable
  49 unsigned char rs6000_sched_groups
  50
  51 ;; Align branch targets.
  52 TargetVariable
  53 unsigned char rs6000_align_branch_targets
  54
  55 ;; Support for -msched-costly-dep option.
  56 TargetVariable
  57 enum rs6000_dependence_cost rs6000_sched_costly_dep = no_dep_costly
  58
  59 ;; Support for -minsert-sched-nops option.
  60 TargetVariable
  61 enum rs6000_nop_insertion rs6000_sched_insert_nops = sched_finish_none
  62
  63 ;; Non-zero to allow overriding loop alignment.
  64 TargetVariable
  65 unsigned char can_override_loop_align
  66
  67 ;; Which small data model to use (for System V targets only)
  68 TargetVariable
  69 enum rs6000_sdata_type rs6000_sdata = SDATA_DATA
  70
  71 ;; Bit size of immediate TLS offsets and string from which it is decoded.
  72 TargetVariable
  73 int rs6000_tls_size = 32
  74
  75 ;; ABI enumeration available for subtarget to use.
  76 TargetVariable
  77 enum rs6000_abi rs6000_current_abi = ABI_NONE
  78
  79 ;; Type of traceback to use.
  80 TargetVariable
  81 enum rs6000_traceback_type rs6000_traceback = traceback_default
  82
  83 ;; Control alignment for fields within structures.
  84 TargetVariable
  85 unsigned char rs6000_alignment_flags
  86
  87 ;; Code model for 64-bit linux.
  88 TargetVariable
  89 enum rs6000_cmodel rs6000_current_cmodel = CMODEL_SMALL
  90
  91 ;; What type of reciprocal estimation instructions to generate
  92 TargetVariable
  93 unsigned int rs6000_recip_control
  94
  95 ;; Mask of what builtin functions are allowed
  96 TargetVariable
  97 HOST_WIDE_INT rs6000_builtin_mask
  98
  99 ;; Debug flags
 100 TargetVariable
 101 unsigned int rs6000_debug
 102
 103 ;; Whether to enable the -mfloat128 stuff without necessarily enabling the
 104 ;; __float128 keyword.
 105 TargetSave
 106 unsigned char x_TARGET_FLOAT128_TYPE
 107
 108 Variable
 109 unsigned char TARGET_FLOAT128_TYPE
 110
 111 ;; This option existed in the past, but now is always on.
 112 mpowerpc
 113 Target RejectNegative Undocumented Ignore
 114
 115 mpowerpc64
 116 Target Report Mask(POWERPC64) Var(rs6000_isa_flags)
 117 Use PowerPC-64 instruction set.
 118
 119 mpowerpc-gpopt
 120 Target Report Mask(PPC_GPOPT) Var(rs6000_isa_flags)
 121 Use PowerPC General Purpose group optional instructions.
 122
 123 mpowerpc-gfxopt
 124 Target Report Mask(PPC_GFXOPT) Var(rs6000_isa_flags)
 125 Use PowerPC Graphics group optional instructions.
 126
 127 mmfcrf
 128 Target Report Mask(MFCRF) Var(rs6000_isa_flags)
 129 Use PowerPC V2.01 single field mfcr instruction.
 130
 131 mpopcntb
 132 Target Report Mask(POPCNTB) Var(rs6000_isa_flags)
 133 Use PowerPC V2.02 popcntb instruction.
 134
 135 mfprnd
 136 Target Report Mask(FPRND) Var(rs6000_isa_flags)
 137 Use PowerPC V2.02 floating point rounding instructions.
 138
 139 mcmpb
 140 Target Report Mask(CMPB) Var(rs6000_isa_flags)
 141 Use PowerPC V2.05 compare bytes instruction.
 142
 143 mmfpgpr
 144 Target Report Mask(MFPGPR) Var(rs6000_isa_flags)
 145 Use extended PowerPC V2.05 move floating point to/from GPR instructions.
 146
 147 maltivec
 148 Target Report Mask(ALTIVEC) Var(rs6000_isa_flags)
 149 Use AltiVec instructions.
 150
 151 maltivec=le
 152 Target Report RejectNegative Var(rs6000_altivec_element_order, 1) Save
 153 Generate AltiVec instructions using little-endian element order.
 154
 155 maltivec=be
 156 Target Report RejectNegative Var(rs6000_altivec_element_order, 2)
 157 Generate AltiVec instructions using big-endian element order.
 158
 159 mfold-gimple
 160 Target Report Var(rs6000_fold_gimple) Init(1)
 161 Enable early gimple folding of builtins.
 162
 163 mhard-dfp
 164 Target Report Mask(DFP) Var(rs6000_isa_flags)
 165 Use decimal floating point instructions.
 166
 167 mmulhw
 168 Target Report Mask(MULHW) Var(rs6000_isa_flags)
 169 Use 4xx half-word multiply instructions.
 170
 171 mdlmzb
 172 Target Report Mask(DLMZB) Var(rs6000_isa_flags)
 173 Use 4xx string-search dlmzb instruction.
 174
 175 mmultiple
 176 Target Report Mask(MULTIPLE) Var(rs6000_isa_flags)
 177 Generate load/store multiple instructions.
 178
 179 mstring
 180 Target Report Mask(STRING) Var(rs6000_isa_flags)
 181 Generate string instructions for block moves.
 182
 183 msoft-float
 184 Target Report RejectNegative Mask(SOFT_FLOAT) Var(rs6000_isa_flags)
 185 Do not use hardware floating point.
 186
 187 mhard-float
 188 Target Report RejectNegative InverseMask(SOFT_FLOAT, HARD_FLOAT) Var(rs6000_isa_flags)
 189 Use hardware floating point.
 190
 191 mpopcntd
 192 Target Report Mask(POPCNTD) Var(rs6000_isa_flags)
 193 Use PowerPC V2.06 popcntd instruction.
 194
 195 mfriz
 196 Target Report Var(TARGET_FRIZ) Init(-1) Save
 197 Under -ffast-math, generate a FRIZ instruction for (double)(long long) conversions.
 198
 199 mveclibabi=
 200 Target RejectNegative Joined Var(rs6000_veclibabi_name)
 201 Vector library ABI to use.
 202
 203 mvsx
 204 Target Report Mask(VSX) Var(rs6000_isa_flags)
 205 Use vector/scalar (VSX) instructions.
 206
 207 mvsx-align-128
 208 Target Undocumented Report Var(TARGET_VSX_ALIGN_128) Save
 209 ; If -mvsx, set alignment to 128 bits instead of 32/64
 210
 211 mallow-movmisalign
 212 Target Undocumented Var(TARGET_ALLOW_MOVMISALIGN) Init(-1) Save
 213 ; Allow the movmisalign in DF/DI vectors
 214
 215 mefficient-unaligned-vsx
 216 Target Undocumented Report Mask(EFFICIENT_UNALIGNED_VSX) Var(rs6000_isa_flags)
 217 ; Consider unaligned VSX vector and fp accesses to be efficient
 218
 219 msched-groups
 220 Target Undocumented Report Var(TARGET_SCHED_GROUPS) Init(-1) Save
 221 ; Explicitly set rs6000_sched_groups
 222
 223 malways-hint
 224 Target Undocumented Report Var(TARGET_ALWAYS_HINT) Init(-1) Save
 225 ; Explicitly set rs6000_always_hint
 226
 227 malign-branch-targets
 228 Target Undocumented Report Var(TARGET_ALIGN_BRANCH_TARGETS) Init(-1) Save
 229 ; Explicitly set rs6000_align_branch_targets
 230
 231 mno-update
 232 Target Report RejectNegative Mask(NO_UPDATE) Var(rs6000_isa_flags)
 233 Do not generate load/store with update instructions.
 234
 235 mupdate
 236 Target Report RejectNegative InverseMask(NO_UPDATE, UPDATE) Var(rs6000_isa_flags)
 237 Generate load/store with update instructions.
 238
 239 msingle-pic-base
 240 Target Report Var(TARGET_SINGLE_PIC_BASE) Init(0)
 241 Do not load the PIC register in function prologues.
 242
 243 mavoid-indexed-addresses
 244 Target Report Var(TARGET_AVOID_XFORM) Init(-1) Save
 245 Avoid generation of indexed load/store instructions when possible.
 246
 247 mtls-markers
 248 Target Report Var(tls_markers) Init(1) Save
 249 Mark __tls_get_addr calls with argument info.
 250
 251 msched-epilog
 252 Target Undocumented Var(TARGET_SCHED_PROLOG) Init(1) Save
 253
 254 msched-prolog
 255 Target Report Var(TARGET_SCHED_PROLOG) Save
 256 Schedule the start and end of the procedure.
 257
 258 maix-struct-return
 259 Target Report RejectNegative Var(aix_struct_return) Save
 260 Return all structures in memory (AIX default).
 261
 262 msvr4-struct-return
 263 Target Report RejectNegative Var(aix_struct_return,0) Save
 264 Return small structures in registers (SVR4 default).
 265
 266 mxl-compat
 267 Target Report Var(TARGET_XL_COMPAT) Save
 268 Conform more closely to IBM XLC semantics.
 269
 270 mrecip
 271 Target Report
 272 Generate software reciprocal divide and square root for better throughput.
 273
 274 mrecip=
 275 Target Report RejectNegative Joined Var(rs6000_recip_name)
 276 Generate software reciprocal divide and square root for better throughput.
 277
 278 mrecip-precision
 279 Target Report Mask(RECIP_PRECISION) Var(rs6000_isa_flags)
 280 Assume that the reciprocal estimate instructions provide more accuracy.
 281
 282 mno-fp-in-toc
 283 Target Report RejectNegative Var(TARGET_NO_FP_IN_TOC) Save
 284 Do not place floating point constants in TOC.
 285
 286 mfp-in-toc
 287 Target Report RejectNegative Var(TARGET_NO_FP_IN_TOC,0) Save
 288 Place floating point constants in TOC.
 289
 290 mno-sum-in-toc
 291 Target RejectNegative Var(TARGET_NO_SUM_IN_TOC) Save
 292 Do not place symbol+offset constants in TOC.
 293
 294 msum-in-toc
 295 Target RejectNegative Var(TARGET_NO_SUM_IN_TOC,0) Save
 296 Place symbol+offset constants in TOC.
 297
 298 ;  Output only one TOC entry per module.  Normally linking fails if
 299 ;   there are more than 16K unique variables/constants in an executable.  With
 300 ;   this option, linking fails only if there are more than 16K modules, or
 301 ;   if there are more than 16K unique variables/constant in a single module.
 302 ;
 303 ;   This is at the cost of having 2 extra loads and one extra store per
 304 ;   function, and one less allocable register.
 305 mminimal-toc
 306 Target Report Mask(MINIMAL_TOC) Var(rs6000_isa_flags)
 307 Use only one TOC entry per procedure.
 308
 309 mfull-toc
 310 Target Report
 311 Put everything in the regular TOC.
 312
 313 mvrsave
 314 Target Report Var(TARGET_ALTIVEC_VRSAVE) Save
 315 Generate VRSAVE instructions when generating AltiVec code.
 316
 317 mvrsave=no
 318 Target RejectNegative Alias(mvrsave) NegativeAlias
 319 Deprecated option.  Use -mno-vrsave instead.
 320
 321 mvrsave=yes
 322 Target RejectNegative Alias(mvrsave)
 323 Deprecated option.  Use -mvrsave instead.
 324
 325 mblock-move-inline-limit=
 326 Target Report Var(rs6000_block_move_inline_limit) Init(0) RejectNegative Joined UInteger Save
 327 Specify how many bytes should be moved inline before calling out to memcpy/memmove.
 328
 329 mblock-compare-inline-limit=
 330 Target Report Var(rs6000_block_compare_inline_limit) Init(5) RejectNegative Joined UInteger Save
 331 Specify the maximum number pairs of load instructions that should be generated inline for the compare.  If the number needed exceeds the limit, a call to memcmp will be generated instead.
 332
 333 mstring-compare-inline-limit=
 334 Target Report Var(rs6000_string_compare_inline_limit) Init(8) RejectNegative Joined UInteger Save
 335 Specify the maximum number pairs of load instructions that should be generated inline for the compare.  If the number needed exceeds the limit, a call to strncmp will be generated instead.
 336
 337 misel
 338 Target Report Mask(ISEL) Var(rs6000_isa_flags)
 339 Generate isel instructions.
 340
 341 misel=no
 342 Target RejectNegative Alias(misel) NegativeAlias
 343 Deprecated option.  Use -mno-isel instead.
 344
 345 misel=yes
 346 Target RejectNegative Alias(misel)
 347 Deprecated option.  Use -misel instead.
 348
 349 mpaired
 350 Target Var(rs6000_paired_float) Save
 351 Generate PPC750CL paired-single instructions.
 352
 353 mdebug=
 354 Target RejectNegative Joined
 355 -mdebug=        Enable debug output.
 356
 357 mabi=altivec
 358 Target RejectNegative Var(rs6000_altivec_abi) Save
 359 Use the AltiVec ABI extensions.
 360
 361 mabi=no-altivec
 362 Target RejectNegative Var(rs6000_altivec_abi, 0)
 363 Do not use the AltiVec ABI extensions.
 364
 365 mabi=elfv1
 366 Target RejectNegative Var(rs6000_elf_abi, 1) Save
 367 Use the ELFv1 ABI.
 368
 369 mabi=elfv2
 370 Target RejectNegative Var(rs6000_elf_abi, 2)
 371 Use the ELFv2 ABI.
 372
 373 ; These are here for testing during development only, do not document
 374 ; in the manual please.
 375
 376 ; If we want Darwin's struct-by-value-in-regs ABI.
 377 mabi=d64
 378 Target RejectNegative Undocumented Warn(using darwin64 ABI) Var(rs6000_darwin64_abi) Save
 379
 380 mabi=d32
 381 Target RejectNegative Undocumented Warn(using old darwin ABI) Var(rs6000_darwin64_abi, 0)
 382
 383 mabi=ieeelongdouble
 384 Target RejectNegative Var(rs6000_ieeequad) Save
 385
 386 mabi=ibmlongdouble
 387 Target RejectNegative Var(rs6000_ieeequad, 0)
 388
 389 mcpu=
 390 Target RejectNegative Joined Var(rs6000_cpu_index) Init(-1) Enum(rs6000_cpu_opt_value) Save
 391 -mcpu=  Use features of and schedule code for given CPU.
 392
 393 mtune=
 394 Target RejectNegative Joined Var(rs6000_tune_index) Init(-1) Enum(rs6000_cpu_opt_value) Save
 395 -mtune= Schedule code for given CPU.
 396
 397 mtraceback=
 398 Target RejectNegative Joined Enum(rs6000_traceback_type) Var(rs6000_traceback)
 399 -mtraceback=    Select full, part, or no traceback table.
 400
 401 Enum
 402 Name(rs6000_traceback_type) Type(enum rs6000_traceback_type)
 403
 404 EnumValue
 405 Enum(rs6000_traceback_type) String(full) Value(traceback_full)
 406
 407 EnumValue
 408 Enum(rs6000_traceback_type) String(part) Value(traceback_part)
 409
 410 EnumValue
 411 Enum(rs6000_traceback_type) String(no) Value(traceback_none)
 412
 413 mlongcall
 414 Target Report Var(rs6000_default_long_calls) Save
 415 Avoid all range limits on call instructions.
 416
 417 ; This option existed in the past, but now is always on.
 418 mgen-cell-microcode
 419 Target RejectNegative Undocumented Ignore
 420
 421 mwarn-altivec-long
 422 Target Var(rs6000_warn_altivec_long) Init(1) Save
 423 Warn about deprecated 'vector long ...' AltiVec type usage.
 424
 425 mlong-double-
 426 Target RejectNegative Joined UInteger Var(rs6000_long_double_type_size) Save
 427 -mlong-double-<n>       Specify size of long double (64 or 128 bits).
 428
 429 ; This option existed in the past, but now is always on.
 430 mlra
 431 Target RejectNegative Undocumented Ignore
 432
 433 msched-costly-dep=
 434 Target RejectNegative Joined Var(rs6000_sched_costly_dep_str)
 435 Determine which dependences between insns are considered costly.
 436
 437 minsert-sched-nops=
 438 Target RejectNegative Joined Var(rs6000_sched_insert_nops_str)
 439 Specify which post scheduling nop insertion scheme to apply.
 440
 441 malign-
 442 Target RejectNegative Joined Enum(rs6000_alignment_flags) Var(rs6000_alignment_flags)
 443 Specify alignment of structure fields default/natural.
 444
 445 Enum
 446 Name(rs6000_alignment_flags) Type(unsigned char)
 447 Valid arguments to -malign-:
 448
 449 EnumValue
 450 Enum(rs6000_alignment_flags) String(power) Value(MASK_ALIGN_POWER)
 451
 452 EnumValue
 453 Enum(rs6000_alignment_flags) String(natural) Value(MASK_ALIGN_NATURAL)
 454
 455 mprioritize-restricted-insns=
 456 Target RejectNegative Joined UInteger Var(rs6000_sched_restricted_insns_priority) Save
 457 Specify scheduling priority for dispatch slot restricted insns.
 458
 459 msingle-float
 460 Target RejectNegative Var(rs6000_single_float) Save
 461 Single-precision floating point unit.
 462
 463 mdouble-float
 464 Target RejectNegative Var(rs6000_double_float) Save
 465 Double-precision floating point unit.
 466
 467 msimple-fpu
 468 Target RejectNegative Var(rs6000_simple_fpu) Save
 469 Floating point unit does not support divide & sqrt.
 470
 471 mfpu=
 472 Target RejectNegative Joined Enum(fpu_type_t) Var(rs6000_fpu_type) Init(FPU_NONE)
 473 -mfpu=  Specify FP (sp, dp, sp-lite, dp-lite) (implies -mxilinx-fpu).
 474
 475 Enum
 476 Name(fpu_type_t) Type(enum fpu_type_t)
 477
 478 EnumValue
 479 Enum(fpu_type_t) String(none) Value(FPU_NONE)
 480
 481 EnumValue
 482 Enum(fpu_type_t) String(sp_lite) Value(FPU_SF_LITE)
 483
 484 EnumValue
 485 Enum(fpu_type_t) String(dp_lite) Value(FPU_DF_LITE)
 486
 487 EnumValue
 488 Enum(fpu_type_t) String(sp_full) Value(FPU_SF_FULL)
 489
 490 EnumValue
 491 Enum(fpu_type_t) String(dp_full) Value(FPU_DF_FULL)
 492
 493 mxilinx-fpu
 494 Target Var(rs6000_xilinx_fpu) Save
 495 Specify Xilinx FPU.
 496
 497 mpointers-to-nested-functions
 498 Target Report Var(TARGET_POINTERS_TO_NESTED_FUNCTIONS) Init(1) Save
 499 Use r11 to hold the static link in calls to functions via pointers.
 500
 501 msave-toc-indirect
 502 Target Report Mask(SAVE_TOC_INDIRECT) Var(rs6000_isa_flags)
 503 Save the TOC in the prologue for indirect calls rather than inline.
 504
 505 ; This option existed in the past, but now is always the same as -mvsx.
 506 mvsx-timode
 507 Target RejectNegative Undocumented Ignore
 508
 509 mpower8-fusion
 510 Target Report Mask(P8_FUSION) Var(rs6000_isa_flags)
 511 Fuse certain integer operations together for better performance on power8.
 512
 513 mpower8-fusion-sign
 514 Target Undocumented Mask(P8_FUSION_SIGN) Var(rs6000_isa_flags)
 515 Allow sign extension in fusion operations.
 516
 517 mpower8-vector
 518 Target Report Mask(P8_VECTOR) Var(rs6000_isa_flags)
 519 Use vector and scalar instructions added in ISA 2.07.
 520
 521 mcrypto
 522 Target Report Mask(CRYPTO) Var(rs6000_isa_flags)
 523 Use ISA 2.07 Category:Vector.AES and Category:Vector.SHA2 instructions.
 524
 525 mdirect-move
 526 Target Report Mask(DIRECT_MOVE) Var(rs6000_isa_flags)
 527 Use ISA 2.07 direct move between GPR & VSX register instructions.
 528
 529 mhtm
 530 Target Report Mask(HTM) Var(rs6000_isa_flags)
 531 Use ISA 2.07 transactional memory (HTM) instructions.
 532
 533 mquad-memory
 534 Target Report Mask(QUAD_MEMORY) Var(rs6000_isa_flags)
 535 Generate the quad word memory instructions (lq/stq).
 536
 537 mquad-memory-atomic
 538 Target Report Mask(QUAD_MEMORY_ATOMIC) Var(rs6000_isa_flags)
 539 Generate the quad word memory atomic instructions (lqarx/stqcx).
 540
 541 mcompat-align-parm
 542 Target Report Var(rs6000_compat_align_parm) Init(0) Save
 543 Generate aggregate parameter passing code with at most 64-bit alignment.
 544
 545 moptimize-swaps
 546 Target Undocumented Var(rs6000_optimize_swaps) Init(1) Save
 547 Analyze and remove doubleword swaps from VSX computations.
 548
 549 mpower9-fusion
 550 Target Undocumented Report Mask(P9_FUSION) Var(rs6000_isa_flags)
 551 Fuse certain operations together for better performance on power9.
 552
 553 mpower9-misc
 554 Target Undocumented Report Mask(P9_MISC) Var(rs6000_isa_flags)
 555 Use certain scalar instructions added in ISA 3.0.
 556
 557 mpower9-vector
 558 Target Undocumented Report Mask(P9_VECTOR) Var(rs6000_isa_flags)
 559 Use vector instructions added in ISA 3.0.
 560
 561 mpower9-minmax
 562 Target Undocumented Mask(P9_MINMAX) Var(rs6000_isa_flags)
 563 Use the new min/max instructions defined in ISA 3.0.
 564
 565 mtoc-fusion
 566 Target Undocumented Mask(TOC_FUSION) Var(rs6000_isa_flags)
 567 Fuse medium/large code model toc references with the memory instruction.
 568
 569 mmodulo
 570 Target Undocumented Report Mask(MODULO) Var(rs6000_isa_flags)
 571 Generate the integer modulo instructions.
 572
 573 mfloat128
 574 Target Report Mask(FLOAT128_KEYWORD) Var(rs6000_isa_flags)
 575 Enable IEEE 128-bit floating point via the __float128 keyword.
 576
 577 mfloat128-hardware
 578 Target Report Mask(FLOAT128_HW) Var(rs6000_isa_flags)
 579 Enable using IEEE 128-bit floating point instructions.
 580
 581 mfloat128-convert
 582 Target Undocumented Mask(FLOAT128_CVT) Var(rs6000_isa_flags)
 583 Enable default conversions between __float128 & long double.
 584
 585 mstack-protector-guard=
 586 Target RejectNegative Joined Enum(stack_protector_guard) Var(rs6000_stack_protector_guard) Init(SSP_TLS)
 587 Use given stack-protector guard.
 588
 589 Enum
 590 Name(stack_protector_guard) Type(enum stack_protector_guard)
 591 Valid arguments to -mstack-protector-guard=:
 592
 593 EnumValue
 594 Enum(stack_protector_guard) String(tls) Value(SSP_TLS)
 595
 596 EnumValue
 597 Enum(stack_protector_guard) String(global) Value(SSP_GLOBAL)
 598
 599 mstack-protector-guard-reg=
 600 Target RejectNegative Joined Var(rs6000_stack_protector_guard_reg_str)
 601 Use the given base register for addressing the stack-protector guard.
 602
 603 TargetVariable
 604 int rs6000_stack_protector_guard_reg = 0
 605
 606 mstack-protector-guard-offset=
 607 Target RejectNegative Joined Integer Var(rs6000_stack_protector_guard_offset_str)
 608 Use the given offset for addressing the stack-protector guard.
 609
 610 TargetVariable
 611 long rs6000_stack_protector_guard_offset = 0