2017-12-01 Richard Biener <rguenther@suse.de>
[official-gcc.git] / gcc / config / s390 / 2064.md
blob2ffc2fe6ff7b8ca18ff9dec386da6d31b430b702
1 ;; Scheduling description for z900 (cpu 2064).
2 ;;   Copyright (C) 2003-2017 Free Software Foundation, Inc.
3 ;;   Contributed by Hartmut Penner (hpenner@de.ibm.com) and
4 ;;                  Ulrich Weigand (uweigand@de.ibm.com).
6 ;; This file is part of GCC.
8 ;; GCC is free software; you can redistribute it and/or modify it under
9 ;; the terms of the GNU General Public License as published by the Free
10 ;; Software Foundation; either version 3, or (at your option) any later
11 ;; version.
13 ;; GCC is distributed in the hope that it will be useful, but WITHOUT ANY
14 ;; WARRANTY; without even the implied warranty of MERCHANTABILITY or
15 ;; FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
16 ;; for more details.
18 ;; You should have received a copy of the GNU General Public License
19 ;; along with GCC; see the file COPYING3.  If not see
20 ;; <http://www.gnu.org/licenses/>.
23 ;; References:
24 ;;   The microarchitecture of the IBM eServer z900 processor.
25 ;;   E.M. Schwarz et al.
26 ;;   IBM Journal of Research and Development Vol. 46 No 4/5, 2002.
28 ;;            z900 (cpu 2064) pipeline
30 ;;                 dec
31 ;;              --> | <---
32 ;;  LA bypass  |  agen    |
33 ;;             |    |     |
34 ;;              --- c1    |  Load bypass
35 ;;                  |     |
36 ;;                  c2----
37 ;;                  |
38 ;;                  e1
39 ;;                  |
40 ;;                  wr
42 ;; This scheduler description is also used for the g5 and g6.
44 (define_automaton "z_ipu")
45 (define_cpu_unit "z_e1"   "z_ipu")
46 (define_cpu_unit "z_wr"   "z_ipu")
49 (define_insn_reservation "z_la" 1
50   (and (eq_attr "cpu" "z900,g5,g6")
51        (eq_attr "type" "la"))
52   "z_e1,z_wr")
54 (define_insn_reservation "z_larl" 1
55   (and (eq_attr "cpu" "z900,g5,g6")
56        (eq_attr "type" "larl"))
57   "z_e1,z_wr")
59 (define_insn_reservation "z_load" 1
60   (and (eq_attr "cpu" "z900,g5,g6")
61        (eq_attr "type" "load"))
62   "z_e1,z_wr")
64 (define_insn_reservation "z_store" 1
65   (and (eq_attr "cpu" "z900,g5,g6")
66        (eq_attr "type" "store"))
67   "z_e1,z_wr")
69 (define_insn_reservation "z_sem" 2
70   (and (eq_attr "cpu" "z900,g5,g6")
71        (eq_attr "type" "sem"))
72   "z_e1*2,z_wr")
74 (define_insn_reservation "z_call" 5
75   (and (eq_attr "cpu" "z900,g5,g6")
76        (eq_attr "type" "jsr"))
77   "z_e1*5,z_wr")
79 (define_insn_reservation "z_mul" 5
80   (and (eq_attr "cpu" "g5,g6,z900")
81        (eq_attr "type" "imulsi,imulhi"))
82   "z_e1*5,z_wr")
84 (define_insn_reservation "z_inf" 10
85   (and (eq_attr "cpu" "g5,g6,z900")
86        (eq_attr "type" "idiv,imuldi"))
87   "z_e1*10,z_wr")
89 ;; For everything else we check the atype flag.
91 (define_insn_reservation "z_int" 1
92   (and (eq_attr "cpu" "z900,g5,g6")
93        (and (not (eq_attr "type" "la,larl,load,store,jsr"))
94             (eq_attr "atype" "reg")))
95   "z_e1,z_wr")
97 (define_insn_reservation "z_agen" 1
98   (and (eq_attr "cpu" "z900,g5,g6")
99        (and (not (eq_attr "type" "la,larl,load,store,jsr"))
100             (eq_attr "atype" "agen")))
101   "z_e1,z_wr")
104 ;; s390_agen_dep_p returns 1, if a register is set in the
105 ;; first insn and used in the dependent insn to form a address.
109 ;; If an instruction uses a register to address memory, it needs
110 ;; to be set 5 cycles in advance.
113 (define_bypass 5 "z_int,z_agen"
114                "z_agen,z_la,z_call,z_load,z_store" "s390_agen_dep_p")
117 ;; A load type instruction uses a bypass to feed the result back
118 ;; to the address generation pipeline stage.
121 (define_bypass 3 "z_load"
122                  "z_agen,z_la,z_call,z_load,z_store" "s390_agen_dep_p")
125 ;; A load address type instruction uses a bypass to feed the
126 ;; result back to the address generation pipeline stage.
129 (define_bypass 2 "z_larl,z_la"
130                  "z_agen,z_la,z_call,z_load,z_store" "s390_agen_dep_p")