2017-12-01 Richard Biener <rguenther@suse.de>
[official-gcc.git] / gcc / config / mips / constraints.md
blobca0d0be4e14bcfc0a45ed22a80a65471d92bd7c3
1 ;; Constraint definitions for MIPS.
2 ;; Copyright (C) 2006-2017 Free Software Foundation, Inc.
3 ;;
4 ;; This file is part of GCC.
5 ;;
6 ;; GCC is free software; you can redistribute it and/or modify
7 ;; it under the terms of the GNU General Public License as published by
8 ;; the Free Software Foundation; either version 3, or (at your option)
9 ;; any later version.
11 ;; GCC is distributed in the hope that it will be useful,
12 ;; but WITHOUT ANY WARRANTY; without even the implied warranty of
13 ;; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14 ;; GNU General Public License for more details.
16 ;; You should have received a copy of the GNU General Public License
17 ;; along with GCC; see the file COPYING3.  If not see
18 ;; <http://www.gnu.org/licenses/>.
20 ;; Register constraints
22 (define_register_constraint "d" "TARGET_MIPS16 ? M16_REGS : GR_REGS"
23   "A general-purpose register.  This is equivalent to @code{r} unless
24    generating MIPS16 code, in which case the MIPS16 register set is used.")
26 (define_register_constraint "t" "T_REG"
27   "@internal")
29 (define_register_constraint "f" "TARGET_HARD_FLOAT ? FP_REGS : NO_REGS"
30   "A floating-point register (if available).")
32 (define_register_constraint "h" "NO_REGS"
33   "Formerly the @code{hi} register.  This constraint is no longer supported.")
35 (define_register_constraint "l" "TARGET_BIG_ENDIAN ? MD1_REG : MD0_REG"
36   "The @code{lo} register.  Use this register to store values that are
37    no bigger than a word.")
39 (define_register_constraint "x" "MD_REGS"
40   "The concatenated @code{hi} and @code{lo} registers.  Use this register
41    to store doubleword values.")
43 (define_register_constraint "b" "ALL_REGS"
44   "@internal")
46 (define_register_constraint "u" "M16_REGS"
47   "@internal")
49 ;; MIPS16 code always calls through a MIPS16 register; see mips_emit_call_insn
50 ;; for details.
51 (define_register_constraint "c" "TARGET_MIPS16 ? M16_REGS
52                                  : TARGET_USE_PIC_FN_ADDR_REG ? PIC_FN_ADDR_REG
53                                  : GR_REGS"
54   "A register suitable for use in an indirect jump.  This will always be
55    @code{$25} for @option{-mabicalls}.")
57 (define_register_constraint "e" "LEA_REGS"
58   "@internal")
60 (define_register_constraint "j" "PIC_FN_ADDR_REG"
61   "@internal")
63 ;; Don't use this constraint in gcc code!  It runs the risk of
64 ;; introducing a spill failure; see tls_get_tp_<mode>.
65 (define_register_constraint "v" "V1_REG"
66   "Register @code{$3}.  Do not use this constraint in new code;
67    it is retained only for compatibility with glibc.")
69 (define_register_constraint "y" "GR_REGS"
70   "Equivalent to @code{r}; retained for backwards compatibility.")
72 (define_register_constraint "z" "ST_REGS"
73   "A floating-point condition code register.")
75 (define_register_constraint "A" "DSP_ACC_REGS"
76   "@internal")
78 (define_register_constraint "a" "ACC_REGS"
79   "@internal")
81 (define_register_constraint "B" "COP0_REGS"
82   "@internal")
84 (define_register_constraint "C" "COP2_REGS"
85   "@internal")
87 (define_register_constraint "D" "COP3_REGS"
88   "@internal")
90 ;; Registers that can be used as the target of multiply-accumulate
91 ;; instructions.  The core MIPS32 ISA provides a hi/lo madd,
92 ;; but the DSP version allows any accumulator target.
93 (define_register_constraint "ka" "ISA_HAS_DSP_MULT ? ACC_REGS : MD_REGS")
95 (define_register_constraint "kb" "M16_STORE_REGS"
96   "@internal")
98 (define_constraint "kf"
99   "@internal"
100   (match_operand 0 "force_to_mem_operand"))
102 ;; This is a normal rather than a register constraint because we can
103 ;; never use the stack pointer as a reload register.
104 (define_constraint "ks"
105   "@internal"
106   (and (match_code "reg")
107        (match_test "REGNO (op) == STACK_POINTER_REGNUM")))
109 ;; Integer constraints
111 (define_constraint "I"
112   "A signed 16-bit constant (for arithmetic instructions)."
113   (and (match_code "const_int")
114        (match_test "SMALL_OPERAND (ival)")))
116 (define_constraint "J"
117   "Integer zero."
118   (and (match_code "const_int")
119        (match_test "ival == 0")))
121 (define_constraint "K"
122   "An unsigned 16-bit constant (for logic instructions)."
123   (and (match_code "const_int")
124        (match_test "SMALL_OPERAND_UNSIGNED (ival)")))
126 (define_constraint "L"
127   "A signed 32-bit constant in which the lower 16 bits are zero.
128    Such constants can be loaded using @code{lui}."
129   (and (match_code "const_int")
130        (match_test "LUI_OPERAND (ival)")))
132 (define_constraint "M"
133   "A constant that cannot be loaded using @code{lui}, @code{addiu}
134    or @code{ori}."
135   (and (match_code "const_int")
136        (not (match_test "SMALL_OPERAND (ival)"))
137        (not (match_test "SMALL_OPERAND_UNSIGNED (ival)"))
138        (not (match_test "LUI_OPERAND (ival)"))))
140 (define_constraint "N"
141   "A constant in the range -65535 to -1 (inclusive)."
142   (and (match_code "const_int")
143        (match_test "ival >= -0xffff && ival < 0")))
145 (define_constraint "O"
146   "A signed 15-bit constant."
147   (and (match_code "const_int")
148        (match_test "ival >= -0x4000 && ival < 0x4000")))
150 (define_constraint "P"
151   "A constant in the range 1 to 65535 (inclusive)."
152   (and (match_code "const_int")
153        (match_test "ival > 0 && ival < 0x10000")))
155 ;; Floating-point constraints
157 (define_constraint "G"
158   "Floating-point zero."
159   (and (match_code "const_double")
160        (match_test "op == CONST0_RTX (mode)")))
162 ;; General constraints
164 (define_constraint "Q"
165   "@internal"
166   (match_operand 0 "const_arith_operand"))
168 (define_memory_constraint "R"
169   "An address that can be used in a non-macro load or store."
170   (and (match_code "mem")
171        (match_test "mips_address_insns (XEXP (op, 0), mode, false) == 1")))
173 (define_constraint "S"
174   "@internal
175    A constant call address."
176   (and (match_operand 0 "call_insn_operand")
177        (match_test "CONSTANT_P (op)")))
179 (define_constraint "Udb7"
180   "@internal
181    A decremented unsigned constant of 7 bits."
182   (match_operand 0 "db7_operand"))
184 (define_constraint "Udb8"
185   "@internal
186    A decremented unsigned constant of 8 bits."
187   (match_operand 0 "db8_operand"))
189 (define_constraint "Uead"
190   "@internal
191    A microMIPS encoded ADDIUR2 immediate operand."
192   (match_operand 0 "addiur2_operand"))
193   
194 (define_constraint "Uean"
195   "@internal
196    A microMIPS encoded ANDI operand."
197   (match_operand 0 "andi16_operand"))
199 (define_constraint "Uesp"
200   "@internal
201    A microMIPS encoded ADDIUSP operand."
202   (match_operand 0 "addiusp_operand"))
204 (define_constraint "Uib3"
205   "@internal
206    An unsigned, incremented constant of 3 bits."
207   (match_operand 0 "ib3_operand"))
209 (define_constraint "Usb4"
210   "@internal
211    A signed constant of 4 bits."
212   (match_operand 0 "sb4_operand"))
214 (define_constraint "Usb5"
215   "@internal
216    A signed constant of 5 bits."
217   (match_operand 0 "sb5_operand"))
219 (define_constraint "Usb8"
220   "@internal
221    A signed constant of 8 bits."
222   (match_operand 0 "sb8_operand"))
224 (define_constraint "Usd8"
225   "@internal
226    A signed constant of 8 bits, shifted left three places."
227   (match_operand 0 "sd8_operand"))
229 (define_constraint "Uub8"
230   "@internal
231    An unsigned constant of 8 bits."
232   (match_operand 0 "ub8_operand"))
234 (define_constraint "Uuw5"
235   "@internal
236    An unsigned constant of 5 bits, shifted left two places."
237   (match_operand 0 "uw5_operand"))
239 (define_constraint "Uuw6"
240   "@internal
241    An unsigned constant of 6 bits, shifted left two places."
242   (match_operand 0 "uw6_operand"))
244 (define_constraint "Uuw8"
245   "@internal
246    An unsigned constant of 8 bits, shifted left two places."
247   (match_operand 0 "uw8_operand"))
249 (define_memory_constraint "W"
250   "@internal
251    A memory address based on a member of @code{BASE_REG_CLASS}.  This is
252    true for all non-mips16 references (although it can sometimes be implicit
253    if @samp{!TARGET_EXPLICIT_RELOCS}).  For MIPS16, it excludes stack and
254    constant-pool references."
255   (and (match_code "mem")
256        (match_operand 0 "memory_operand")
257        (ior (not (match_test "TARGET_MIPS16"))
258             (and (not (match_operand 0 "stack_operand"))
259                  (not (match_test "CONSTANT_P (XEXP (op, 0))"))))))
261 (define_constraint "YG"
262   "@internal
263    A vector zero."
264   (and (match_code "const_vector")
265        (match_test "op == CONST0_RTX (mode)")))
267 (define_constraint "YA"
268   "@internal
269    An unsigned 6-bit constant."
270   (and (match_code "const_int")
271        (match_test "UIMM6_OPERAND (ival)")))
273 (define_constraint "YB"
274   "@internal
275    A signed 10-bit constant."
276   (and (match_code "const_int")
277        (match_test "IMM10_OPERAND (ival)")))
279 (define_constraint "Yb"
280    "@internal"
281    (match_operand 0 "qi_mask_operand"))
283 (define_constraint "Yd"
284   "@internal
285    A constant @code{move_operand} that can be safely loaded into @code{$25}
286    using @code{la}."
287   (and (match_operand 0 "move_operand")
288        (match_test "CONSTANT_P (op)")
289        (not (match_test "mips_dangerous_for_la25_p (op)"))))
291 (define_constraint "Yf"
292   "@internal
293    A constant @code{move_operand} that cannot be safely loaded into @code{$25}
294    using @code{la}."
295   (and (match_operand 0 "move_operand")
296        (match_test "CONSTANT_P (op)")
297        (match_test "mips_dangerous_for_la25_p (op)")))
299 (define_constraint "Yh"
300    "@internal"
301     (match_operand 0 "hi_mask_operand"))
303 (define_constraint "Yw"
304    "@internal"
305     (match_operand 0 "si_mask_operand"))
307 (define_constraint "Yx"
308    "@internal"
309    (match_operand 0 "low_bitmask_operand"))
311 (define_constraint "YI"
312   "@internal
313    A replicated vector const in which the replicated value is in the range
314    [-512,511]."
315   (and (match_code "const_vector")
316        (match_test "mips_const_vector_same_int_p (op, mode, -512, 511)")))
318 (define_constraint "YC"
319   "@internal
320    A replicated vector const in which the replicated value has a single
321    bit set."
322   (and (match_code "const_vector")
323        (match_test "mips_const_vector_bitimm_set_p (op, mode)")))
325 (define_constraint "YZ"
326   "@internal
327    A replicated vector const in which the replicated value has a single
328    bit clear."
329   (and (match_code "const_vector")
330        (match_test "mips_const_vector_bitimm_clr_p (op, mode)")))
332 (define_constraint "Unv5"
333   "@internal
334    A replicated vector const in which the replicated value is in the range
335    [-31,0]."
336   (and (match_code "const_vector")
337        (match_test "mips_const_vector_same_int_p (op, mode, -31, 0)")))
339 (define_constraint "Uuv5"
340   "@internal
341    A replicated vector const in which the replicated value is in the range
342    [0,31]."
343   (and (match_code "const_vector")
344        (match_test "mips_const_vector_same_int_p (op, mode, 0, 31)")))
346 (define_constraint "Usv5"
347   "@internal
348    A replicated vector const in which the replicated value is in the range
349    [-16,15]."
350   (and (match_code "const_vector")
351        (match_test "mips_const_vector_same_int_p (op, mode, -16, 15)")))
353 (define_constraint "Uuv6"
354   "@internal
355    A replicated vector const in which the replicated value is in the range
356    [0,63]."
357   (and (match_code "const_vector")
358        (match_test "mips_const_vector_same_int_p (op, mode, 0, 63)")))
360 (define_constraint "Urv8"
361   "@internal
362    A replicated vector const with replicated byte values as well as elements"
363   (and (match_code "const_vector")
364        (match_test "mips_const_vector_same_bytes_p (op, mode)")))
366 (define_memory_constraint "ZC"
367   "A memory operand whose address is formed by a base register and offset
368    that is suitable for use in instructions with the same addressing mode
369    as @code{ll} and @code{sc}."
370   (and (match_code "mem")
371        (if_then_else
372          (match_test "TARGET_MICROMIPS")
373          (match_test "umips_12bit_offset_address_p (XEXP (op, 0), mode)")
374          (if_then_else (match_test "ISA_HAS_9BIT_DISPLACEMENT")
375            (match_test "mips_9bit_offset_address_p (XEXP (op, 0), mode)")
376            (match_test "mips_address_insns (XEXP (op, 0), mode, false)")))))
378 (define_address_constraint "ZD"
379   "An address suitable for a @code{prefetch} instruction, or for any other
380    instruction with the same addressing mode as @code{prefetch}."
381    (if_then_else (match_test "TARGET_MICROMIPS")
382                  (match_test "umips_12bit_offset_address_p (op, mode)")
383           (if_then_else (match_test "ISA_HAS_9BIT_DISPLACEMENT")
384                         (match_test "mips_9bit_offset_address_p (op, mode)")
385                         (match_test "mips_address_insns (op, mode, false)"))))
387 (define_memory_constraint "ZR"
388  "@internal
389   An address valid for loading/storing register exclusive"
390  (match_operand 0 "mem_noofs_operand"))
392 (define_memory_constraint "ZS"
393   "@internal
394    A microMIPS memory operand for use with the LWSP/SWSP insns."
395   (and (match_code "mem")
396        (match_operand 0 "lwsp_swsp_operand")))
398 (define_memory_constraint "ZT"
399   "@internal
400    A microMIPS memory operand for use with the LW16/SW16 insns."
401   (and (match_code "mem")
402        (match_operand 0 "lw16_sw16_operand")))
404 (define_memory_constraint "ZU"
405   "@internal
406    A microMIPS memory operand for use with the LHU16/SH16 insns."
407   (and (match_code "mem")
408        (match_operand 0 "lhu16_sh16_operand")))
410 (define_memory_constraint "ZV"
411   "@internal
412    A microMIPS memory operand for use with the SB16 insn."
413   (and (match_code "mem")
414        (match_operand 0 "sb16_operand")))
416 (define_memory_constraint "ZW"
417   "@internal
418    A microMIPS memory operand for use with the LBU16 insn."
419   (and (match_code "mem")
420        (match_operand 0 "lbu16_operand")))