gcc/config/rs6000/htm.md

   1 ;; Hardware Transactional Memory (HTM) patterns.
   2 ;; Copyright (C) 2013-2014 Free Software Foundation, Inc.
   3 ;; Contributed by Peter Bergner <bergner@vnet.ibm.com>.
   4
   5 ;; This file is part of GCC.
   6
   7 ;; GCC is free software; you can redistribute it and/or modify it
   8 ;; under the terms of the GNU General Public License as published
   9 ;; by the Free Software Foundation; either version 3, or (at your
  10 ;; option) any later version.
  11
  12 ;; GCC is distributed in the hope that it will be useful, but WITHOUT
  13 ;; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  14 ;; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  15 ;; License for more details.
  16
  17 ;; You should have received a copy of the GNU General Public License
  18 ;; along with GCC; see the file COPYING3.  If not see
  19 ;; <http://www.gnu.org/licenses/>.
  20
  21 (define_constants
  22   [(TFHAR_SPR           128)
  23    (TFIAR_SPR           129)
  24    (TEXASR_SPR          130)
  25    (TEXASRU_SPR         131)
  26    (MAX_HTM_OPERANDS    4)
  27   ])
  28
  29 ;;
  30 ;; UNSPEC_VOLATILE usage
  31 ;;
  32
  33 (define_c_enum "unspecv"
  34   [UNSPECV_HTM_TABORT
  35    UNSPECV_HTM_TABORTDC
  36    UNSPECV_HTM_TABORTDCI
  37    UNSPECV_HTM_TABORTWC
  38    UNSPECV_HTM_TABORTWCI
  39    UNSPECV_HTM_TBEGIN
  40    UNSPECV_HTM_TCHECK
  41    UNSPECV_HTM_TEND
  42    UNSPECV_HTM_TRECHKPT
  43    UNSPECV_HTM_TRECLAIM
  44    UNSPECV_HTM_TSR
  45    UNSPECV_HTM_MFSPR
  46    UNSPECV_HTM_MTSPR
  47   ])
  48
  49
  50 (define_expand "tabort"
  51   [(set (match_dup 2)
  52         (unspec_volatile:CC [(match_operand:SI 1 "int_reg_operand" "")]
  53                             UNSPECV_HTM_TABORT))
  54    (set (match_dup 3)
  55         (eq:SI (match_dup 2)
  56                (const_int 0)))
  57    (set (match_operand:SI 0 "int_reg_operand" "")
  58         (minus:SI (const_int 1) (match_dup 3)))]
  59   "TARGET_HTM"
  60 {
  61   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
  62   operands[3] = gen_reg_rtx (SImode);
  63 })
  64
  65 (define_insn "*tabort_internal"
  66   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
  67         (unspec_volatile:CC [(match_operand:SI 0 "int_reg_operand" "r")]
  68                             UNSPECV_HTM_TABORT))]
  69   "TARGET_HTM"
  70   "tabort. %0"
  71   [(set_attr "type" "htm")
  72    (set_attr "length" "4")])
  73
  74 (define_expand "tabortdc"
  75   [(set (match_dup 4)
  76         (unspec_volatile:CC [(match_operand 1 "u5bit_cint_operand" "n")
  77                              (match_operand:SI 2 "gpc_reg_operand" "r")
  78                              (match_operand:SI 3 "gpc_reg_operand" "r")]
  79                             UNSPECV_HTM_TABORTDC))
  80    (set (match_dup 5)
  81         (eq:SI (match_dup 4)
  82                (const_int 0)))
  83    (set (match_operand:SI 0 "int_reg_operand" "")
  84         (minus:SI (const_int 1) (match_dup 5)))]
  85   "TARGET_HTM"
  86 {
  87   operands[4] = gen_rtx_REG (CCmode, CR0_REGNO);
  88   operands[5] = gen_reg_rtx (SImode);
  89 })
  90
  91 (define_insn "*tabortdc_internal"
  92   [(set (match_operand:CC 3 "cc_reg_operand" "=x")
  93         (unspec_volatile:CC [(match_operand 0 "u5bit_cint_operand" "n")
  94                              (match_operand:SI 1 "gpc_reg_operand" "r")
  95                              (match_operand:SI 2 "gpc_reg_operand" "r")]
  96                             UNSPECV_HTM_TABORTDC))]
  97   "TARGET_HTM"
  98   "tabortdc. %0,%1,%2"
  99   [(set_attr "type" "htm")
 100    (set_attr "length" "4")])
 101
 102 (define_expand "tabortdci"
 103   [(set (match_dup 4)
 104         (unspec_volatile:CC [(match_operand 1 "u5bit_cint_operand" "n")
 105                              (match_operand:SI 2 "gpc_reg_operand" "r")
 106                              (match_operand 3 "s5bit_cint_operand" "n")]
 107                             UNSPECV_HTM_TABORTDCI))
 108    (set (match_dup 5)
 109         (eq:SI (match_dup 4)
 110                (const_int 0)))
 111    (set (match_operand:SI 0 "int_reg_operand" "")
 112         (minus:SI (const_int 1) (match_dup 5)))]
 113   "TARGET_HTM"
 114 {
 115   operands[4] = gen_rtx_REG (CCmode, CR0_REGNO);
 116   operands[5] = gen_reg_rtx (SImode);
 117 })
 118
 119 (define_insn "*tabortdci_internal"
 120   [(set (match_operand:CC 3 "cc_reg_operand" "=x")
 121         (unspec_volatile:CC [(match_operand 0 "u5bit_cint_operand" "n")
 122                              (match_operand:SI 1 "gpc_reg_operand" "r")
 123                              (match_operand 2 "s5bit_cint_operand" "n")]
 124                             UNSPECV_HTM_TABORTDCI))]
 125   "TARGET_HTM"
 126   "tabortdci. %0,%1,%2"
 127   [(set_attr "type" "htm")
 128    (set_attr "length" "4")])
 129
 130 (define_expand "tabortwc"
 131   [(set (match_dup 4)
 132         (unspec_volatile:CC [(match_operand 1 "u5bit_cint_operand" "n")
 133                              (match_operand:SI 2 "gpc_reg_operand" "r")
 134                              (match_operand:SI 3 "gpc_reg_operand" "r")]
 135                             UNSPECV_HTM_TABORTWC))
 136    (set (match_dup 5)
 137         (eq:SI (match_dup 4)
 138                (const_int 0)))
 139    (set (match_operand:SI 0 "int_reg_operand" "")
 140         (minus:SI (const_int 1) (match_dup 5)))]
 141   "TARGET_HTM"
 142 {
 143   operands[4] = gen_rtx_REG (CCmode, CR0_REGNO);
 144   operands[5] = gen_reg_rtx (SImode);
 145 })
 146
 147 (define_insn "*tabortwc_internal"
 148   [(set (match_operand:CC 3 "cc_reg_operand" "=x")
 149         (unspec_volatile:CC [(match_operand 0 "u5bit_cint_operand" "n")
 150                              (match_operand:SI 1 "gpc_reg_operand" "r")
 151                              (match_operand:SI 2 "gpc_reg_operand" "r")]
 152                             UNSPECV_HTM_TABORTWC))]
 153   "TARGET_HTM"
 154   "tabortwc. %0,%1,%2"
 155   [(set_attr "type" "htm")
 156    (set_attr "length" "4")])
 157
 158 (define_expand "tabortwci"
 159   [(set (match_dup 4)
 160         (unspec_volatile:CC [(match_operand 1 "u5bit_cint_operand" "n")
 161                              (match_operand:SI 2 "gpc_reg_operand" "r")
 162                              (match_operand 3 "s5bit_cint_operand" "n")]
 163                             UNSPECV_HTM_TABORTWCI))
 164    (set (match_dup 5)
 165         (eq:SI (match_dup 4)
 166                (const_int 0)))
 167    (set (match_operand:SI 0 "int_reg_operand" "")
 168         (minus:SI (const_int 1) (match_dup 5)))]
 169   "TARGET_HTM"
 170 {
 171   operands[4] = gen_rtx_REG (CCmode, CR0_REGNO);
 172   operands[5] = gen_reg_rtx (SImode);
 173 })
 174
 175 (define_expand "ttest"
 176   [(set (match_dup 1)
 177         (unspec_volatile:CC [(const_int 0)
 178                              (reg:SI 0)
 179                              (const_int 0)]
 180                             UNSPECV_HTM_TABORTWCI))
 181    (set (subreg:CC (match_dup 2) 0) (match_dup 1))
 182    (set (match_dup 3) (lshiftrt:SI (match_dup 2) (const_int 28)))
 183    (parallel [(set (match_operand:SI 0 "int_reg_operand" "")
 184                    (and:SI (match_dup 3) (const_int 15)))
 185               (clobber (scratch:CC))])]
 186   "TARGET_HTM"
 187 {
 188   operands[1] = gen_rtx_REG (CCmode, CR0_REGNO);
 189   operands[2] = gen_reg_rtx (SImode);
 190   operands[3] = gen_reg_rtx (SImode);
 191 })
 192
 193 (define_insn "*tabortwci_internal"
 194   [(set (match_operand:CC 3 "cc_reg_operand" "=x")
 195         (unspec_volatile:CC [(match_operand 0 "u5bit_cint_operand" "n")
 196                              (match_operand:SI 1 "gpc_reg_operand" "r")
 197                              (match_operand 2 "s5bit_cint_operand" "n")]
 198                             UNSPECV_HTM_TABORTWCI))]
 199   "TARGET_HTM"
 200   "tabortwci. %0,%1,%2"
 201   [(set_attr "type" "htm")
 202    (set_attr "length" "4")])
 203
 204 (define_expand "tbegin"
 205   [(set (match_dup 2)
 206         (unspec_volatile:CC [(match_operand 1 "const_0_to_1_operand" "n")]
 207                             UNSPECV_HTM_TBEGIN))
 208    (set (match_dup 3)
 209         (eq:SI (match_dup 2)
 210                (const_int 0)))
 211    (set (match_operand:SI 0 "int_reg_operand" "")
 212         (minus:SI (const_int 1) (match_dup 3)))]
 213   "TARGET_HTM"
 214 {
 215   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
 216   operands[3] = gen_reg_rtx (SImode);
 217 })
 218
 219 (define_insn "*tbegin_internal"
 220   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
 221         (unspec_volatile:CC [(match_operand 0 "const_0_to_1_operand" "n")]
 222                             UNSPECV_HTM_TBEGIN))]
 223   "TARGET_HTM"
 224   "tbegin. %0"
 225   [(set_attr "type" "htm")
 226    (set_attr "length" "4")])
 227
 228 (define_expand "tcheck"
 229   [(set (match_dup 2)
 230         (unspec_volatile:CC [(match_operand 1 "u3bit_cint_operand" "n")]
 231                             UNSPECV_HTM_TCHECK))
 232    (set (match_dup 3)
 233         (eq:SI (match_dup 2)
 234                (const_int 0)))
 235    (set (match_operand:SI 0 "int_reg_operand" "")
 236         (minus:SI (const_int 1) (match_dup 3)))]
 237   "TARGET_HTM"
 238 {
 239   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
 240   operands[3] = gen_reg_rtx (SImode);
 241 })
 242
 243 (define_insn "*tcheck_internal"
 244   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
 245         (unspec_volatile:CC [(match_operand 0 "u3bit_cint_operand" "n")]
 246                             UNSPECV_HTM_TCHECK))]
 247   "TARGET_HTM"
 248   "tcheck. %0"
 249   [(set_attr "type" "htm")
 250    (set_attr "length" "4")])
 251
 252 (define_expand "tend"
 253   [(set (match_dup 2)
 254         (unspec_volatile:CC [(match_operand 1 "const_0_to_1_operand" "n")]
 255                             UNSPECV_HTM_TEND))
 256    (set (match_dup 3)
 257         (eq:SI (match_dup 2)
 258                (const_int 0)))
 259    (set (match_operand:SI 0 "int_reg_operand" "")
 260         (minus:SI (const_int 1) (match_dup 3)))]
 261   "TARGET_HTM"
 262 {
 263   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
 264   operands[3] = gen_reg_rtx (SImode);
 265 })
 266
 267 (define_insn "*tend_internal"
 268   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
 269         (unspec_volatile:CC [(match_operand 0 "const_0_to_1_operand" "n")]
 270                             UNSPECV_HTM_TEND))]
 271   "TARGET_HTM"
 272   "tend. %0"
 273   [(set_attr "type" "htm")
 274    (set_attr "length" "4")])
 275
 276 (define_expand "trechkpt"
 277   [(set (match_dup 1)
 278         (unspec_volatile:CC [(const_int 0)]
 279                             UNSPECV_HTM_TRECHKPT))
 280    (set (match_dup 2)
 281         (eq:SI (match_dup 1)
 282                (const_int 0)))
 283    (set (match_operand:SI 0 "int_reg_operand" "")
 284         (minus:SI (const_int 1) (match_dup 2)))]
 285   "TARGET_HTM"
 286 {
 287   operands[1] = gen_rtx_REG (CCmode, CR0_REGNO);
 288   operands[2] = gen_reg_rtx (SImode);
 289 })
 290
 291 (define_insn "*trechkpt_internal"
 292   [(set (match_operand:CC 0 "cc_reg_operand" "=x")
 293         (unspec_volatile:CC [(const_int 0)]
 294                             UNSPECV_HTM_TRECHKPT))]
 295   "TARGET_HTM"
 296   "trechkpt."
 297   [(set_attr "type" "htm")
 298    (set_attr "length" "4")])
 299
 300 (define_expand "treclaim"
 301   [(set (match_dup 2)
 302         (unspec_volatile:CC [(match_operand:SI 1 "gpc_reg_operand" "r")]
 303                             UNSPECV_HTM_TRECLAIM))
 304    (set (match_dup 3)
 305         (eq:SI (match_dup 2)
 306                (const_int 0)))
 307    (set (match_operand:SI 0 "int_reg_operand" "")
 308         (minus:SI (const_int 1) (match_dup 3)))]
 309   "TARGET_HTM"
 310 {
 311   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
 312   operands[3] = gen_reg_rtx (SImode);
 313 })
 314
 315 (define_insn "*treclaim_internal"
 316   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
 317         (unspec_volatile:CC [(match_operand:SI 0 "gpc_reg_operand" "r")]
 318                             UNSPECV_HTM_TRECLAIM))]
 319   "TARGET_HTM"
 320   "treclaim. %0"
 321   [(set_attr "type" "htm")
 322    (set_attr "length" "4")])
 323
 324 (define_expand "tsr"
 325   [(set (match_dup 2)
 326         (unspec_volatile:CC [(match_operand 1 "const_0_to_1_operand" "n")]
 327                             UNSPECV_HTM_TSR))
 328    (set (match_dup 3)
 329         (eq:SI (match_dup 2)
 330                (const_int 0)))
 331    (set (match_operand:SI 0 "int_reg_operand" "")
 332         (minus:SI (const_int 1) (match_dup 3)))]
 333   "TARGET_HTM"
 334 {
 335   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
 336   operands[3] = gen_reg_rtx (SImode);
 337 })
 338
 339 (define_insn "*tsr_internal"
 340   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
 341         (unspec_volatile:CC [(match_operand 0 "const_0_to_1_operand" "n")]
 342                             UNSPECV_HTM_TSR))]
 343   "TARGET_HTM"
 344   "tsr. %0"
 345   [(set_attr "type" "htm")
 346    (set_attr "length" "4")])
 347
 348 (define_insn "htm_mfspr_<mode>"
 349   [(set (match_operand:P 0 "gpc_reg_operand" "=r")
 350         (unspec_volatile:P [(match_operand 1 "u10bit_cint_operand" "n")
 351                             (match_operand:P 2 "htm_spr_reg_operand" "")]
 352                            UNSPECV_HTM_MFSPR))]
 353   "TARGET_HTM"
 354   "mfspr %0,%1";
 355   [(set_attr "type" "htm")
 356    (set_attr "length" "4")])
 357
 358 (define_insn "htm_mtspr_<mode>"
 359   [(set (match_operand:P 2 "htm_spr_reg_operand" "")
 360         (unspec_volatile:P [(match_operand:P 0 "gpc_reg_operand" "r")
 361                             (match_operand 1 "u10bit_cint_operand" "n")]
 362                            UNSPECV_HTM_MTSPR))]
 363   "TARGET_HTM"
 364   "mtspr %1,%0";
 365   [(set_attr "type" "htm")
 366    (set_attr "length" "4")])