gcc/config/aarch64/iterators.md

   1 ;; Machine description for AArch64 architecture.
   2 ;; Copyright (C) 2009-2014 Free Software Foundation, Inc.
   3 ;; Contributed by ARM Ltd.
   4 ;;
   5 ;; This file is part of GCC.
   6 ;;
   7 ;; GCC is free software; you can redistribute it and/or modify it
   8 ;; under the terms of the GNU General Public License as published by
   9 ;; the Free Software Foundation; either version 3, or (at your option)
  10 ;; any later version.
  11 ;;
  12 ;; GCC is distributed in the hope that it will be useful, but
  13 ;; WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ;; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  15 ;; General Public License for more details.
  16 ;;
  17 ;; You should have received a copy of the GNU General Public License
  18 ;; along with GCC; see the file COPYING3.  If not see
  19 ;; <http://www.gnu.org/licenses/>.
  20
  21 ;; -------------------------------------------------------------------
  22 ;; Mode Iterators
  23 ;; -------------------------------------------------------------------
  24
  25
  26 ;; Iterator for General Purpose Integer registers (32- and 64-bit modes)
  27 (define_mode_iterator GPI [SI DI])
  28
  29 ;; Iterator for QI and HI modes
  30 (define_mode_iterator SHORT [QI HI])
  31
  32 ;; Iterator for all integer modes (up to 64-bit)
  33 (define_mode_iterator ALLI [QI HI SI DI])
  34
  35 ;; Iterator scalar modes (up to 64-bit)
  36 (define_mode_iterator SDQ_I [QI HI SI DI])
  37
  38 ;; Iterator for all integer modes that can be extended (up to 64-bit)
  39 (define_mode_iterator ALLX [QI HI SI])
  40
  41 ;; Iterator for General Purpose Floating-point registers (32- and 64-bit modes)
  42 (define_mode_iterator GPF [SF DF])
  43
  44 ;; Integer vector modes.
  45 (define_mode_iterator VDQ [V8QI V16QI V4HI V8HI V2SI V4SI V2DI])
  46
  47 ;; Integer vector modes.
  48 (define_mode_iterator VDQ_I [V8QI V16QI V4HI V8HI V2SI V4SI V2DI])
  49
  50 ;; vector and scalar, 64 & 128-bit container, all integer modes
  51 (define_mode_iterator VSDQ_I [V8QI V16QI V4HI V8HI V2SI V4SI V2DI QI HI SI DI])
  52
  53 ;; vector and scalar, 64 & 128-bit container: all vector integer modes;
  54 ;; 64-bit scalar integer mode
  55 (define_mode_iterator VSDQ_I_DI [V8QI V16QI V4HI V8HI V2SI V4SI V2DI DI])
  56
  57 ;; Double vector modes.
  58 (define_mode_iterator VD [V8QI V4HI V2SI V2SF])
  59
  60 ;; vector, 64-bit container, all integer modes
  61 (define_mode_iterator VD_BHSI [V8QI V4HI V2SI])
  62
  63 ;; 128 and 64-bit container; 8, 16, 32-bit vector integer modes
  64 (define_mode_iterator VDQ_BHSI [V8QI V16QI V4HI V8HI V2SI V4SI])
  65
  66 ;; Quad vector modes.
  67 (define_mode_iterator VQ [V16QI V8HI V4SI V2DI V4SF V2DF])
  68
  69 ;; All vector modes, except double.
  70 (define_mode_iterator VQ_S [V8QI V16QI V4HI V8HI V2SI V4SI])
  71
  72 ;; Vector and scalar, 64 & 128-bit container: all vector integer mode;
  73 ;; 8, 16, 32-bit scalar integer modes
  74 (define_mode_iterator VSDQ_I_BHSI [V8QI V16QI V4HI V8HI V2SI V4SI V2DI QI HI SI])
  75
  76 ;; Vector modes for moves.
  77 (define_mode_iterator VDQM [V8QI V16QI V4HI V8HI V2SI V4SI])
  78
  79 ;; This mode iterator allows :P to be used for patterns that operate on
  80 ;; addresses in different modes.  In LP64, only DI will match, while in
  81 ;; ILP32, either can match.
  82 (define_mode_iterator P [(SI "ptr_mode == SImode || Pmode == SImode")
  83                          (DI "ptr_mode == DImode || Pmode == DImode")])
  84
  85 ;; This mode iterator allows :PTR to be used for patterns that operate on
  86 ;; pointer-sized quantities.  Exactly one of the two alternatives will match.
  87 (define_mode_iterator PTR [(SI "ptr_mode == SImode") (DI "ptr_mode == DImode")])
  88
  89 ;; Vector Float modes.
  90 (define_mode_iterator VDQF [V2SF V4SF V2DF])
  91
  92 ;; Vector single Float modes.
  93 (define_mode_iterator VDQSF [V2SF V4SF])
  94
  95 ;; Modes suitable to use as the return type of a vcond expression.
  96 (define_mode_iterator VDQF_COND [V2SF V2SI V4SF V4SI V2DF V2DI])
  97
  98 ;; All Float modes.
  99 (define_mode_iterator VALLF [V2SF V4SF V2DF SF DF])
 100
 101 ;; Vector Float modes with 2 elements.
 102 (define_mode_iterator V2F [V2SF V2DF])
 103
 104 ;; All modes.
 105 (define_mode_iterator VALL [V8QI V16QI V4HI V8HI V2SI V4SI V2DI V2SF V4SF V2DF])
 106
 107 ;; All vector modes and DI.
 108 (define_mode_iterator VALLDI [V8QI V16QI V4HI V8HI V2SI V4SI V2DI V2SF V4SF V2DF DI])
 109
 110 ;; All vector modes and DI and DF.
 111 (define_mode_iterator VALLDIF [V8QI V16QI V4HI V8HI V2SI V4SI
 112                                V2DI V2SF V4SF V2DF DI DF])
 113
 114 ;; Vector modes for Integer reduction across lanes.
 115 (define_mode_iterator VDQV [V8QI V16QI V4HI V8HI V4SI V2DI])
 116
 117 ;; Vector modes(except V2DI) for Integer reduction across lanes.
 118 (define_mode_iterator VDQV_S [V8QI V16QI V4HI V8HI V4SI])
 119
 120 ;; All double integer narrow-able modes.
 121 (define_mode_iterator VDN [V4HI V2SI DI])
 122
 123 ;; All quad integer narrow-able modes.
 124 (define_mode_iterator VQN [V8HI V4SI V2DI])
 125
 126 ;; All double integer widen-able modes.
 127 (define_mode_iterator VDW [V8QI V4HI V2SI])
 128
 129 ;; Vector and scalar 128-bit container: narrowable 16, 32, 64-bit integer modes
 130 (define_mode_iterator VSQN_HSDI [V8HI V4SI V2DI HI SI DI])
 131
 132 ;; All quad integer widen-able modes.
 133 (define_mode_iterator VQW [V16QI V8HI V4SI])
 134
 135 ;; Double vector modes for combines.
 136 (define_mode_iterator VDC [V8QI V4HI V2SI V2SF DI DF])
 137
 138 ;; Double vector modes for combines.
 139 (define_mode_iterator VDIC [V8QI V4HI V2SI])
 140
 141 ;; Double vector modes, inc. V1DF and the DI "vector" mode, for VREINTERPRET.
 142 (define_mode_iterator VD_RE [V8QI V4HI V2SI DI V1DF V2SF])
 143
 144 ;; Double vector modes inc V1DF
 145 (define_mode_iterator VD1 [V8QI V4HI V2SI V2SF V1DF])
 146
 147 ;; Vector modes except double int.
 148 (define_mode_iterator VDQIF [V8QI V16QI V4HI V8HI V2SI V4SI V2SF V4SF V2DF])
 149
 150 ;; Vector modes for Q and H types.
 151 (define_mode_iterator VDQQH [V8QI V16QI V4HI V8HI])
 152
 153 ;; Vector modes for H and S types.
 154 (define_mode_iterator VDQHS [V4HI V8HI V2SI V4SI])
 155
 156 ;; Vector modes for H, S and D types.
 157 (define_mode_iterator VDQHSD [V4HI V8HI V2SI V4SI V2DI])
 158
 159 ;; Vector modes for Q, H and S types.
 160 (define_mode_iterator VDQQHS [V8QI V16QI V4HI V8HI V2SI V4SI])
 161
 162 ;; Vector and scalar integer modes for H and S
 163 (define_mode_iterator VSDQ_HSI [V4HI V8HI V2SI V4SI HI SI])
 164
 165 ;; Vector and scalar 64-bit container: 16, 32-bit integer modes
 166 (define_mode_iterator VSD_HSI [V4HI V2SI HI SI])
 167
 168 ;; Vector 64-bit container: 16, 32-bit integer modes
 169 (define_mode_iterator VD_HSI [V4HI V2SI])
 170
 171 ;; Scalar 64-bit container: 16, 32-bit integer modes
 172 (define_mode_iterator SD_HSI [HI SI])
 173
 174 ;; Vector 64-bit container: 16, 32-bit integer modes
 175 (define_mode_iterator VQ_HSI [V8HI V4SI])
 176
 177 ;; All byte modes.
 178 (define_mode_iterator VB [V8QI V16QI])
 179
 180 (define_mode_iterator TX [TI TF])
 181
 182 ;; Opaque structure modes.
 183 (define_mode_iterator VSTRUCT [OI CI XI])
 184
 185 ;; Double scalar modes
 186 (define_mode_iterator DX [DI DF])
 187
 188 ;; Modes available for <f>mul lane operations.
 189 (define_mode_iterator VMUL [V4HI V8HI V2SI V4SI V2SF V4SF V2DF])
 190
 191 ;; Modes available for <f>mul lane operations changing lane count.
 192 (define_mode_iterator VMUL_CHANGE_NLANES [V4HI V8HI V2SI V4SI V2SF V4SF])
 193
 194 ;; ------------------------------------------------------------------
 195 ;; Unspec enumerations for Advance SIMD. These could well go into
 196 ;; aarch64.md but for their use in int_iterators here.
 197 ;; ------------------------------------------------------------------
 198
 199 (define_c_enum "unspec"
 200  [
 201     UNSPEC_ASHIFT_SIGNED        ; Used in aarch-simd.md.
 202     UNSPEC_ASHIFT_UNSIGNED      ; Used in aarch64-simd.md.
 203     UNSPEC_FMAX         ; Used in aarch64-simd.md.
 204     UNSPEC_FMAXNMV      ; Used in aarch64-simd.md.
 205     UNSPEC_FMAXV        ; Used in aarch64-simd.md.
 206     UNSPEC_FMIN         ; Used in aarch64-simd.md.
 207     UNSPEC_FMINNMV      ; Used in aarch64-simd.md.
 208     UNSPEC_FMINV        ; Used in aarch64-simd.md.
 209     UNSPEC_FADDV        ; Used in aarch64-simd.md.
 210     UNSPEC_SADDV        ; Used in aarch64-simd.md.
 211     UNSPEC_UADDV        ; Used in aarch64-simd.md.
 212     UNSPEC_SMAXV        ; Used in aarch64-simd.md.
 213     UNSPEC_SMINV        ; Used in aarch64-simd.md.
 214     UNSPEC_UMAXV        ; Used in aarch64-simd.md.
 215     UNSPEC_UMINV        ; Used in aarch64-simd.md.
 216     UNSPEC_SHADD        ; Used in aarch64-simd.md.
 217     UNSPEC_UHADD        ; Used in aarch64-simd.md.
 218     UNSPEC_SRHADD       ; Used in aarch64-simd.md.
 219     UNSPEC_URHADD       ; Used in aarch64-simd.md.
 220     UNSPEC_SHSUB        ; Used in aarch64-simd.md.
 221     UNSPEC_UHSUB        ; Used in aarch64-simd.md.
 222     UNSPEC_SRHSUB       ; Used in aarch64-simd.md.
 223     UNSPEC_URHSUB       ; Used in aarch64-simd.md.
 224     UNSPEC_ADDHN        ; Used in aarch64-simd.md.
 225     UNSPEC_RADDHN       ; Used in aarch64-simd.md.
 226     UNSPEC_SUBHN        ; Used in aarch64-simd.md.
 227     UNSPEC_RSUBHN       ; Used in aarch64-simd.md.
 228     UNSPEC_ADDHN2       ; Used in aarch64-simd.md.
 229     UNSPEC_RADDHN2      ; Used in aarch64-simd.md.
 230     UNSPEC_SUBHN2       ; Used in aarch64-simd.md.
 231     UNSPEC_RSUBHN2      ; Used in aarch64-simd.md.
 232     UNSPEC_SQDMULH      ; Used in aarch64-simd.md.
 233     UNSPEC_SQRDMULH     ; Used in aarch64-simd.md.
 234     UNSPEC_PMUL         ; Used in aarch64-simd.md.
 235     UNSPEC_USQADD       ; Used in aarch64-simd.md.
 236     UNSPEC_SUQADD       ; Used in aarch64-simd.md.
 237     UNSPEC_SQXTUN       ; Used in aarch64-simd.md.
 238     UNSPEC_SQXTN        ; Used in aarch64-simd.md.
 239     UNSPEC_UQXTN        ; Used in aarch64-simd.md.
 240     UNSPEC_SSRA         ; Used in aarch64-simd.md.
 241     UNSPEC_USRA         ; Used in aarch64-simd.md.
 242     UNSPEC_SRSRA        ; Used in aarch64-simd.md.
 243     UNSPEC_URSRA        ; Used in aarch64-simd.md.
 244     UNSPEC_SRSHR        ; Used in aarch64-simd.md.
 245     UNSPEC_URSHR        ; Used in aarch64-simd.md.
 246     UNSPEC_SQSHLU       ; Used in aarch64-simd.md.
 247     UNSPEC_SQSHL        ; Used in aarch64-simd.md.
 248     UNSPEC_UQSHL        ; Used in aarch64-simd.md.
 249     UNSPEC_SQSHRUN      ; Used in aarch64-simd.md.
 250     UNSPEC_SQRSHRUN     ; Used in aarch64-simd.md.
 251     UNSPEC_SQSHRN       ; Used in aarch64-simd.md.
 252     UNSPEC_UQSHRN       ; Used in aarch64-simd.md.
 253     UNSPEC_SQRSHRN      ; Used in aarch64-simd.md.
 254     UNSPEC_UQRSHRN      ; Used in aarch64-simd.md.
 255     UNSPEC_SSHL         ; Used in aarch64-simd.md.
 256     UNSPEC_USHL         ; Used in aarch64-simd.md.
 257     UNSPEC_SRSHL        ; Used in aarch64-simd.md.
 258     UNSPEC_URSHL        ; Used in aarch64-simd.md.
 259     UNSPEC_SQRSHL       ; Used in aarch64-simd.md.
 260     UNSPEC_UQRSHL       ; Used in aarch64-simd.md.
 261     UNSPEC_SSLI         ; Used in aarch64-simd.md.
 262     UNSPEC_USLI         ; Used in aarch64-simd.md.
 263     UNSPEC_SSRI         ; Used in aarch64-simd.md.
 264     UNSPEC_USRI         ; Used in aarch64-simd.md.
 265     UNSPEC_SSHLL        ; Used in aarch64-simd.md.
 266     UNSPEC_USHLL        ; Used in aarch64-simd.md.
 267     UNSPEC_ADDP         ; Used in aarch64-simd.md.
 268     UNSPEC_TBL          ; Used in vector permute patterns.
 269     UNSPEC_CONCAT       ; Used in vector permute patterns.
 270     UNSPEC_ZIP1         ; Used in vector permute patterns.
 271     UNSPEC_ZIP2         ; Used in vector permute patterns.
 272     UNSPEC_UZP1         ; Used in vector permute patterns.
 273     UNSPEC_UZP2         ; Used in vector permute patterns.
 274     UNSPEC_TRN1         ; Used in vector permute patterns.
 275     UNSPEC_TRN2         ; Used in vector permute patterns.
 276     UNSPEC_EXT          ; Used in aarch64-simd.md.
 277     UNSPEC_REV64        ; Used in vector reverse patterns (permute).
 278     UNSPEC_REV32        ; Used in vector reverse patterns (permute).
 279     UNSPEC_REV16        ; Used in vector reverse patterns (permute).
 280     UNSPEC_AESE         ; Used in aarch64-simd.md.
 281     UNSPEC_AESD         ; Used in aarch64-simd.md.
 282     UNSPEC_AESMC        ; Used in aarch64-simd.md.
 283     UNSPEC_AESIMC       ; Used in aarch64-simd.md.
 284     UNSPEC_SHA1C        ; Used in aarch64-simd.md.
 285     UNSPEC_SHA1M        ; Used in aarch64-simd.md.
 286     UNSPEC_SHA1P        ; Used in aarch64-simd.md.
 287     UNSPEC_SHA1H        ; Used in aarch64-simd.md.
 288     UNSPEC_SHA1SU0      ; Used in aarch64-simd.md.
 289     UNSPEC_SHA1SU1      ; Used in aarch64-simd.md.
 290     UNSPEC_SHA256H      ; Used in aarch64-simd.md.
 291     UNSPEC_SHA256H2     ; Used in aarch64-simd.md.
 292     UNSPEC_SHA256SU0    ; Used in aarch64-simd.md.
 293     UNSPEC_SHA256SU1    ; Used in aarch64-simd.md.
 294     UNSPEC_PMULL        ; Used in aarch64-simd.md.
 295     UNSPEC_PMULL2       ; Used in aarch64-simd.md.
 296 ])
 297
 298 ;; -------------------------------------------------------------------
 299 ;; Mode attributes
 300 ;; -------------------------------------------------------------------
 301
 302 ;; In GPI templates, a string like "%<w>0" will expand to "%w0" in the
 303 ;; 32-bit version and "%x0" in the 64-bit version.
 304 (define_mode_attr w [(QI "w") (HI "w") (SI "w") (DI "x") (SF "s") (DF "d")])
 305
 306 ;; For inequal width int to float conversion
 307 (define_mode_attr w1 [(SF "w") (DF "x")])
 308 (define_mode_attr w2 [(SF "x") (DF "w")])
 309
 310 ;; For constraints used in scalar immediate vector moves
 311 (define_mode_attr hq [(HI "h") (QI "q")])
 312
 313 ;; For scalar usage of vector/FP registers
 314 (define_mode_attr v [(QI "b") (HI "h") (SI "s") (DI "d")
 315                     (SF "s") (DF "d")
 316                     (V8QI "") (V16QI "")
 317                     (V4HI "") (V8HI "")
 318                     (V2SI "") (V4SI  "")
 319                     (V2DI "") (V2SF "")
 320                     (V4SF "") (V2DF "")])
 321
 322 ;; For scalar usage of vector/FP registers, narrowing
 323 (define_mode_attr vn2 [(QI "") (HI "b") (SI "h") (DI "s")
 324                     (V8QI "") (V16QI "")
 325                     (V4HI "") (V8HI "")
 326                     (V2SI "") (V4SI  "")
 327                     (V2DI "") (V2SF "")
 328                     (V4SF "") (V2DF "")])
 329
 330 ;; For scalar usage of vector/FP registers, widening
 331 (define_mode_attr vw2 [(DI "") (QI "h") (HI "s") (SI "d")
 332                     (V8QI "") (V16QI "")
 333                     (V4HI "") (V8HI "")
 334                     (V2SI "") (V4SI  "")
 335                     (V2DI "") (V2SF "")
 336                     (V4SF "") (V2DF "")])
 337
 338 ;; Register Type Name and Vector Arrangement Specifier for when
 339 ;; we are doing scalar for DI and SIMD for SI (ignoring all but
 340 ;; lane 0).
 341 (define_mode_attr rtn [(DI "d") (SI "")])
 342 (define_mode_attr vas [(DI "") (SI ".2s")])
 343
 344 ;; Map a floating point mode to the appropriate register name prefix
 345 (define_mode_attr s [(SF "s") (DF "d")])
 346
 347 ;; Give the length suffix letter for a sign- or zero-extension.
 348 (define_mode_attr size [(QI "b") (HI "h") (SI "w")])
 349
 350 ;; Give the number of bits in the mode
 351 (define_mode_attr sizen [(QI "8") (HI "16") (SI "32") (DI "64")])
 352
 353 ;; Give the ordinal of the MSB in the mode
 354 (define_mode_attr sizem1 [(QI "#7") (HI "#15") (SI "#31") (DI "#63")])
 355
 356 ;; Attribute to describe constants acceptable in logical operations
 357 (define_mode_attr lconst [(SI "K") (DI "L")])
 358
 359 ;; Map a mode to a specific constraint character.
 360 (define_mode_attr cmode [(QI "q") (HI "h") (SI "s") (DI "d")])
 361
 362 (define_mode_attr Vtype [(V8QI "8b") (V16QI "16b")
 363                          (V4HI "4h") (V8HI  "8h")
 364                          (V2SI "2s") (V4SI  "4s")
 365                          (DI   "1d") (DF    "1d")
 366                          (V2DI "2d") (V2SF "2s")
 367                          (V4SF "4s") (V2DF "2d")])
 368
 369 (define_mode_attr Vrevsuff [(V4HI "16") (V8HI "16") (V2SI "32")
 370                             (V4SI "32") (V2DI "64")])
 371
 372 (define_mode_attr Vmtype [(V8QI ".8b") (V16QI ".16b")
 373                          (V4HI ".4h") (V8HI  ".8h")
 374                          (V2SI ".2s") (V4SI  ".4s")
 375                          (V2DI ".2d") (V2SF ".2s")
 376                          (V4SF ".4s") (V2DF ".2d")
 377                          (DI   "")    (SI   "")
 378                          (HI   "")    (QI   "")
 379                          (TI   "")    (SF   "")
 380                          (DF   "")])
 381
 382 ;; Register suffix narrowed modes for VQN.
 383 (define_mode_attr Vmntype [(V8HI ".8b") (V4SI ".4h")
 384                            (V2DI ".2s")
 385                            (DI   "")    (SI   "")
 386                            (HI   "")])
 387
 388 ;; Mode-to-individual element type mapping.
 389 (define_mode_attr Vetype [(V8QI "b") (V16QI "b")
 390                           (V4HI "h") (V8HI  "h")
 391                           (V2SI "s") (V4SI  "s")
 392                           (V2DI "d") (V2SF  "s")
 393                           (V4SF "s") (V2DF  "d")
 394                           (SF   "s") (DF  "d")
 395                           (QI "b")   (HI "h")
 396                           (SI "s")   (DI "d")])
 397
 398 ;; Mode-to-bitwise operation type mapping.
 399 (define_mode_attr Vbtype [(V8QI "8b")  (V16QI "16b")
 400                           (V4HI "8b") (V8HI  "16b")
 401                           (V2SI "8b") (V4SI  "16b")
 402                           (V2DI "16b") (V2SF  "8b")
 403                           (V4SF "16b") (V2DF  "16b")
 404                           (DI   "8b")  (DF    "8b")])
 405
 406 ;; Define element mode for each vector mode.
 407 (define_mode_attr VEL [(V8QI "QI") (V16QI "QI")
 408                         (V4HI "HI") (V8HI "HI")
 409                         (V2SI "SI") (V4SI "SI")
 410                         (DI "DI")   (V2DI "DI")
 411                         (V2SF "SF") (V4SF "SF")
 412                         (V2DF "DF") (DF "DF")
 413                         (SI   "SI") (HI   "HI")
 414                         (QI   "QI")])
 415
 416 ;; 64-bit container modes the inner or scalar source mode.
 417 (define_mode_attr VCOND [(HI "V4HI") (SI "V2SI")
 418                          (V4HI "V4HI") (V8HI "V4HI")
 419                          (V2SI "V2SI") (V4SI "V2SI")
 420                          (DI   "DI") (V2DI "DI")
 421                          (V2SF "V2SF") (V4SF "V2SF")
 422                          (V2DF "DF")])
 423
 424 ;; 128-bit container modes the inner or scalar source mode.
 425 (define_mode_attr VCONQ [(V8QI "V16QI") (V16QI "V16QI")
 426                          (V4HI "V8HI") (V8HI "V8HI")
 427                          (V2SI "V4SI") (V4SI "V4SI")
 428                          (DI   "V2DI") (V2DI "V2DI")
 429                          (V2SF "V2SF") (V4SF "V4SF")
 430                          (V2DF "V2DF") (SI   "V4SI")
 431                          (HI   "V8HI") (QI   "V16QI")])
 432
 433 ;; Half modes of all vector modes.
 434 (define_mode_attr VHALF [(V8QI "V4QI")  (V16QI "V8QI")
 435                          (V4HI "V2HI")  (V8HI  "V4HI")
 436                          (V2SI "SI")    (V4SI  "V2SI")
 437                          (V2DI "DI")    (V2SF  "SF")
 438                          (V4SF "V2SF")  (V2DF  "DF")])
 439
 440 ;; Double modes of vector modes.
 441 (define_mode_attr VDBL [(V8QI "V16QI") (V4HI "V8HI")
 442                         (V2SI "V4SI")  (V2SF "V4SF")
 443                         (SI   "V2SI")  (DI   "V2DI")
 444                         (DF   "V2DF")])
 445
 446 ;; Double modes of vector modes (lower case).
 447 (define_mode_attr Vdbl [(V8QI "v16qi") (V4HI "v8hi")
 448                         (V2SI "v4si")  (V2SF "v4sf")
 449                         (SI   "v2si")  (DI   "v2di")
 450                         (DF   "v2df")])
 451
 452 ;; Narrowed modes for VDN.
 453 (define_mode_attr VNARROWD [(V4HI "V8QI") (V2SI "V4HI")
 454                             (DI   "V2SI")])
 455
 456 ;; Narrowed double-modes for VQN (Used for XTN).
 457 (define_mode_attr VNARROWQ [(V8HI "V8QI") (V4SI "V4HI")
 458                             (V2DI "V2SI")
 459                             (DI   "SI")   (SI   "HI")
 460                             (HI   "QI")])
 461
 462 ;; Narrowed quad-modes for VQN (Used for XTN2).
 463 (define_mode_attr VNARROWQ2 [(V8HI "V16QI") (V4SI "V8HI")
 464                              (V2DI "V4SI")])
 465
 466 ;; Register suffix narrowed modes for VQN.
 467 (define_mode_attr Vntype [(V8HI "8b") (V4SI "4h")
 468                           (V2DI "2s")])
 469
 470 ;; Register suffix narrowed modes for VQN.
 471 (define_mode_attr V2ntype [(V8HI "16b") (V4SI "8h")
 472                            (V2DI "4s")])
 473
 474 ;; Widened modes of vector modes.
 475 (define_mode_attr VWIDE [(V8QI "V8HI") (V4HI "V4SI")
 476                          (V2SI "V2DI") (V16QI "V8HI")
 477                          (V8HI "V4SI") (V4SI "V2DI")
 478                          (HI "SI")     (SI "DI")]
 479
 480 )
 481
 482 ;; Widened mode register suffixes for VDW/VQW.
 483 (define_mode_attr Vwtype [(V8QI "8h") (V4HI "4s")
 484                           (V2SI "2d") (V16QI "8h")
 485                           (V8HI "4s") (V4SI "2d")])
 486
 487 ;; Widened mode register suffixes for VDW/VQW.
 488 (define_mode_attr Vmwtype [(V8QI ".8h") (V4HI ".4s")
 489                            (V2SI ".2d") (V16QI ".8h")
 490                            (V8HI ".4s") (V4SI ".2d")
 491                            (SI   "")    (HI   "")])
 492
 493 ;; Lower part register suffixes for VQW.
 494 (define_mode_attr Vhalftype [(V16QI "8b") (V8HI "4h")
 495                              (V4SI "2s")])
 496
 497 ;; Define corresponding core/FP element mode for each vector mode.
 498 (define_mode_attr vw   [(V8QI "w") (V16QI "w")
 499                         (V4HI "w") (V8HI "w")
 500                         (V2SI "w") (V4SI "w")
 501                         (DI   "x") (V2DI "x")
 502                         (V2SF "s") (V4SF "s")
 503                         (V2DF "d")])
 504
 505 ;; Corresponding core element mode for each vector mode.  This is a
 506 ;; variation on <vw> mapping FP modes to GP regs.
 507 (define_mode_attr vwcore  [(V8QI "w") (V16QI "w")
 508                            (V4HI "w") (V8HI "w")
 509                            (V2SI "w") (V4SI "w")
 510                            (DI   "x") (V2DI "x")
 511                            (V2SF "w") (V4SF "w")
 512                            (V2DF "x")])
 513
 514 ;; Double vector types for ALLX.
 515 (define_mode_attr Vallxd [(QI "8b") (HI "4h") (SI "2s")])
 516
 517 ;; Mode of result of comparison operations.
 518 (define_mode_attr V_cmp_result [(V8QI "V8QI") (V16QI "V16QI")
 519                                 (V4HI "V4HI") (V8HI  "V8HI")
 520                                 (V2SI "V2SI") (V4SI  "V4SI")
 521                                 (DI   "DI")   (V2DI  "V2DI")
 522                                 (V2SF "V2SI") (V4SF  "V4SI")
 523                                 (V2DF "V2DI") (DF    "DI")
 524                                 (SF   "SI")])
 525
 526 ;; Lower case mode of results of comparison operations.
 527 (define_mode_attr v_cmp_result [(V8QI "v8qi") (V16QI "v16qi")
 528                                 (V4HI "v4hi") (V8HI  "v8hi")
 529                                 (V2SI "v2si") (V4SI  "v4si")
 530                                 (DI   "di")   (V2DI  "v2di")
 531                                 (V2SF "v2si") (V4SF  "v4si")
 532                                 (V2DF "v2di") (DF    "di")
 533                                 (SF   "si")])
 534
 535 ;; Vm for lane instructions is restricted to FP_LO_REGS.
 536 (define_mode_attr vwx [(V4HI "x") (V8HI "x") (HI "x")
 537                        (V2SI "w") (V4SI "w") (SI "w")])
 538
 539 (define_mode_attr Vendreg [(OI "T") (CI "U") (XI "V")])
 540
 541 (define_mode_attr nregs [(OI "2") (CI "3") (XI "4")])
 542
 543 (define_mode_attr VRL2 [(V8QI "V32QI") (V4HI "V16HI")
 544                         (V2SI "V8SI")  (V2SF "V8SF")
 545                         (DI   "V4DI")  (DF   "V4DF")
 546                         (V16QI "V32QI") (V8HI "V16HI")
 547                         (V4SI "V8SI")  (V4SF "V8SF")
 548                         (V2DI "V4DI")  (V2DF "V4DF")])
 549
 550 (define_mode_attr VRL3 [(V8QI "V48QI") (V4HI "V24HI")
 551                         (V2SI "V12SI")  (V2SF "V12SF")
 552                         (DI   "V6DI")  (DF   "V6DF")
 553                         (V16QI "V48QI") (V8HI "V24HI")
 554                         (V4SI "V12SI")  (V4SF "V12SF")
 555                         (V2DI "V6DI")  (V2DF "V6DF")])
 556
 557 (define_mode_attr VRL4 [(V8QI "V64QI") (V4HI "V32HI")
 558                         (V2SI "V16SI")  (V2SF "V16SF")
 559                         (DI   "V8DI")  (DF   "V8DF")
 560                         (V16QI "V64QI") (V8HI "V32HI")
 561                         (V4SI "V16SI")  (V4SF "V16SF")
 562                         (V2DI "V8DI")  (V2DF "V8DF")])
 563
 564 (define_mode_attr VSTRUCT_DREG [(OI "TI") (CI "EI") (XI "OI")])
 565
 566 ;; Mode of pair of elements for each vector mode, to define transfer
 567 ;; size for structure lane/dup loads and stores.
 568 (define_mode_attr V_TWO_ELEM [(V8QI "HI")   (V16QI "HI")
 569                               (V4HI "SI")   (V8HI "SI")
 570                               (V2SI "V2SI") (V4SI "V2SI")
 571                               (DI "V2DI")   (V2DI "V2DI")
 572                               (V2SF "V2SF") (V4SF "V2SF")
 573                               (DF "V2DI")   (V2DF "V2DI")])
 574
 575 ;; Similar, for three elements.
 576 (define_mode_attr V_THREE_ELEM [(V8QI "BLK") (V16QI "BLK")
 577                                 (V4HI "BLK") (V8HI "BLK")
 578                                 (V2SI "BLK") (V4SI "BLK")
 579                                 (DI "EI")    (V2DI "EI")
 580                                 (V2SF "BLK") (V4SF "BLK")
 581                                 (DF "EI")    (V2DF "EI")])
 582
 583 ;; Similar, for four elements.
 584 (define_mode_attr V_FOUR_ELEM [(V8QI "SI")   (V16QI "SI")
 585                                (V4HI "V4HI") (V8HI "V4HI")
 586                                (V2SI "V4SI") (V4SI "V4SI")
 587                                (DI "OI")     (V2DI "OI")
 588                                (V2SF "V4SF") (V4SF "V4SF")
 589                                (DF "OI")     (V2DF "OI")])
 590
 591
 592 ;; Mode for atomic operation suffixes
 593 (define_mode_attr atomic_sfx
 594   [(QI "b") (HI "h") (SI "") (DI "")])
 595
 596 (define_mode_attr fcvt_target [(V2DF "v2di") (V4SF "v4si") (V2SF "v2si") (SF "si") (DF "di")])
 597 (define_mode_attr FCVT_TARGET [(V2DF "V2DI") (V4SF "V4SI") (V2SF "V2SI") (SF "SI") (DF "DI")])
 598
 599 ;; for the inequal width integer to fp conversions
 600 (define_mode_attr fcvt_iesize [(SF "di") (DF "si")])
 601 (define_mode_attr FCVT_IESIZE [(SF "DI") (DF "SI")])
 602
 603 (define_mode_attr VSWAP_WIDTH [(V8QI "V16QI") (V16QI "V8QI")
 604                                 (V4HI "V8HI") (V8HI  "V4HI")
 605                                 (V2SI "V4SI") (V4SI  "V2SI")
 606                                 (DI   "V2DI") (V2DI  "DI")
 607                                 (V2SF "V4SF") (V4SF  "V2SF")
 608                                 (DF   "V2DF") (V2DF  "DF")])
 609
 610 (define_mode_attr vswap_width_name [(V8QI "to_128") (V16QI "to_64")
 611                                     (V4HI "to_128") (V8HI  "to_64")
 612                                     (V2SI "to_128") (V4SI  "to_64")
 613                                     (DI   "to_128") (V2DI  "to_64")
 614                                     (V2SF "to_128") (V4SF  "to_64")
 615                                     (DF   "to_128") (V2DF  "to_64")])
 616
 617 ;; For certain vector-by-element multiplication instructions we must
 618 ;; constrain the HI cases to use only V0-V15.  This is covered by
 619 ;; the 'x' constraint.  All other modes may use the 'w' constraint.
 620 (define_mode_attr h_con [(V2SI "w") (V4SI "w")
 621                          (V4HI "x") (V8HI "x")
 622                          (V2SF "w") (V4SF "w")
 623                          (V2DF "w") (DF "w")])
 624
 625 ;; Defined to 'f' for types whose element type is a float type.
 626 (define_mode_attr f [(V8QI "")  (V16QI "")
 627                      (V4HI "")  (V8HI  "")
 628                      (V2SI "")  (V4SI  "")
 629                      (DI   "")  (V2DI  "")
 630                      (V2SF "f") (V4SF  "f")
 631                      (V2DF "f") (DF    "f")])
 632
 633 ;; Defined to '_fp' for types whose element type is a float type.
 634 (define_mode_attr fp [(V8QI "")  (V16QI "")
 635                       (V4HI "")  (V8HI  "")
 636                       (V2SI "")  (V4SI  "")
 637                       (DI   "")  (V2DI  "")
 638                       (V2SF "_fp") (V4SF  "_fp")
 639                       (V2DF "_fp") (DF    "_fp")
 640                       (SF "_fp")])
 641
 642 ;; Defined to '_q' for 128-bit types.
 643 (define_mode_attr q [(V8QI "") (V16QI "_q")
 644                      (V4HI "") (V8HI  "_q")
 645                      (V2SI "") (V4SI  "_q")
 646                      (DI   "") (V2DI  "_q")
 647                      (V2SF "") (V4SF  "_q")
 648                                (V2DF  "_q")
 649                      (QI "") (HI "") (SI "") (DI "") (SF "") (DF "")])
 650
 651 (define_mode_attr vp [(V8QI "v") (V16QI "v")
 652                       (V4HI "v") (V8HI  "v")
 653                       (V2SI "p") (V4SI  "v")
 654                       (V2DI  "p") (V2DF  "p")
 655                       (V2SF "p") (V4SF  "v")])
 656
 657 ;; -------------------------------------------------------------------
 658 ;; Code Iterators
 659 ;; -------------------------------------------------------------------
 660
 661 ;; This code iterator allows the various shifts supported on the core
 662 (define_code_iterator SHIFT [ashift ashiftrt lshiftrt rotatert])
 663
 664 ;; This code iterator allows the shifts supported in arithmetic instructions
 665 (define_code_iterator ASHIFT [ashift ashiftrt lshiftrt])
 666
 667 ;; Code iterator for logical operations
 668 (define_code_iterator LOGICAL [and ior xor])
 669
 670 ;; Code iterator for sign/zero extension
 671 (define_code_iterator ANY_EXTEND [sign_extend zero_extend])
 672
 673 ;; All division operations (signed/unsigned)
 674 (define_code_iterator ANY_DIV [div udiv])
 675
 676 ;; Code iterator for sign/zero extraction
 677 (define_code_iterator ANY_EXTRACT [sign_extract zero_extract])
 678
 679 ;; Code iterator for equality comparisons
 680 (define_code_iterator EQL [eq ne])
 681
 682 ;; Code iterator for less-than and greater/equal-to
 683 (define_code_iterator LTGE [lt ge])
 684
 685 ;; Iterator for __sync_<op> operations that where the operation can be
 686 ;; represented directly RTL.  This is all of the sync operations bar
 687 ;; nand.
 688 (define_code_iterator atomic_op [plus minus ior xor and])
 689
 690 ;; Iterator for integer conversions
 691 (define_code_iterator FIXUORS [fix unsigned_fix])
 692
 693 ;; Iterator for float conversions
 694 (define_code_iterator FLOATUORS [float unsigned_float])
 695
 696 ;; Code iterator for variants of vector max and min.
 697 (define_code_iterator MAXMIN [smax smin umax umin])
 698
 699 (define_code_iterator FMAXMIN [smax smin])
 700
 701 ;; Code iterator for variants of vector max and min.
 702 (define_code_iterator ADDSUB [plus minus])
 703
 704 ;; Code iterator for variants of vector saturating binary ops.
 705 (define_code_iterator BINQOPS [ss_plus us_plus ss_minus us_minus])
 706
 707 ;; Code iterator for variants of vector saturating unary ops.
 708 (define_code_iterator UNQOPS [ss_neg ss_abs])
 709
 710 ;; Code iterator for signed variants of vector saturating binary ops.
 711 (define_code_iterator SBINQOPS [ss_plus ss_minus])
 712
 713 ;; Comparison operators for <F>CM.
 714 (define_code_iterator COMPARISONS [lt le eq ge gt])
 715
 716 ;; Unsigned comparison operators.
 717 (define_code_iterator UCOMPARISONS [ltu leu geu gtu])
 718
 719 ;; Unsigned comparison operators.
 720 (define_code_iterator FAC_COMPARISONS [lt le ge gt])
 721
 722 ;; -------------------------------------------------------------------
 723 ;; Code Attributes
 724 ;; -------------------------------------------------------------------
 725 ;; Map rtl objects to optab names
 726 (define_code_attr optab [(ashift "ashl")
 727                          (ashiftrt "ashr")
 728                          (lshiftrt "lshr")
 729                          (rotatert "rotr")
 730                          (sign_extend "extend")
 731                          (zero_extend "zero_extend")
 732                          (sign_extract "extv")
 733                          (zero_extract "extzv")
 734                          (fix "fix")
 735                          (unsigned_fix "fixuns")
 736                          (float "float")
 737                          (unsigned_float "floatuns")
 738                          (and "and")
 739                          (ior "ior")
 740                          (xor "xor")
 741                          (not "one_cmpl")
 742                          (neg "neg")
 743                          (plus "add")
 744                          (minus "sub")
 745                          (ss_plus "qadd")
 746                          (us_plus "qadd")
 747                          (ss_minus "qsub")
 748                          (us_minus "qsub")
 749                          (ss_neg "qneg")
 750                          (ss_abs "qabs")
 751                          (eq "eq")
 752                          (ne "ne")
 753                          (lt "lt")
 754                          (ge "ge")
 755                          (le "le")
 756                          (gt "gt")
 757                          (ltu "ltu")
 758                          (leu "leu")
 759                          (geu "geu")
 760                          (gtu "gtu")])
 761
 762 ;; For comparison operators we use the FCM* and CM* instructions.
 763 ;; As there are no CMLE or CMLT instructions which act on 3 vector
 764 ;; operands, we must use CMGE or CMGT and swap the order of the
 765 ;; source operands.
 766
 767 (define_code_attr n_optab [(lt "gt") (le "ge") (eq "eq") (ge "ge") (gt "gt")
 768                            (ltu "hi") (leu "hs") (geu "hs") (gtu "hi")])
 769 (define_code_attr cmp_1   [(lt "2") (le "2") (eq "1") (ge "1") (gt "1")
 770                            (ltu "2") (leu "2") (geu "1") (gtu "1")])
 771 (define_code_attr cmp_2   [(lt "1") (le "1") (eq "2") (ge "2") (gt "2")
 772                            (ltu "1") (leu "1") (geu "2") (gtu "2")])
 773
 774 (define_code_attr CMP [(lt "LT") (le "LE") (eq "EQ") (ge "GE") (gt "GT")
 775                            (ltu "LTU") (leu "LEU") (geu "GEU") (gtu "GTU")])
 776
 777 (define_code_attr fix_trunc_optab [(fix "fix_trunc")
 778                                    (unsigned_fix "fixuns_trunc")])
 779
 780 ;; Optab prefix for sign/zero-extending operations
 781 (define_code_attr su_optab [(sign_extend "") (zero_extend "u")
 782                             (div "") (udiv "u")
 783                             (fix "") (unsigned_fix "u")
 784                             (float "s") (unsigned_float "u")
 785                             (ss_plus "s") (us_plus "u")
 786                             (ss_minus "s") (us_minus "u")])
 787
 788 ;; Similar for the instruction mnemonics
 789 (define_code_attr shift [(ashift "lsl") (ashiftrt "asr")
 790                          (lshiftrt "lsr") (rotatert "ror")])
 791
 792 ;; Map shift operators onto underlying bit-field instructions
 793 (define_code_attr bfshift [(ashift "ubfiz") (ashiftrt "sbfx")
 794                            (lshiftrt "ubfx") (rotatert "extr")])
 795
 796 ;; Logical operator instruction mnemonics
 797 (define_code_attr logical [(and "and") (ior "orr") (xor "eor")])
 798
 799 ;; Similar, but when not(op)
 800 (define_code_attr nlogical [(and "bic") (ior "orn") (xor "eon")])
 801
 802 ;; Sign- or zero-extending load
 803 (define_code_attr ldrxt [(sign_extend "ldrs") (zero_extend "ldr")])
 804
 805 ;; Sign- or zero-extending data-op
 806 (define_code_attr su [(sign_extend "s") (zero_extend "u")
 807                       (sign_extract "s") (zero_extract "u")
 808                       (fix "s") (unsigned_fix "u")
 809                       (div "s") (udiv "u")
 810                       (smax "s") (umax "u")
 811                       (smin "s") (umin "u")])
 812
 813 ;; Emit cbz/cbnz depending on comparison type.
 814 (define_code_attr cbz [(eq "cbz") (ne "cbnz") (lt "cbnz") (ge "cbz")])
 815
 816 ;; Emit tbz/tbnz depending on comparison type.
 817 (define_code_attr tbz [(eq "tbz") (ne "tbnz") (lt "tbnz") (ge "tbz")])
 818
 819 ;; Max/min attributes.
 820 (define_code_attr maxmin [(smax "max")
 821                           (smin "min")
 822                           (umax "max")
 823                           (umin "min")])
 824
 825 ;; MLA/MLS attributes.
 826 (define_code_attr as [(ss_plus "a") (ss_minus "s")])
 827
 828 ;; Atomic operations
 829 (define_code_attr atomic_optab
 830   [(ior "or") (xor "xor") (and "and") (plus "add") (minus "sub")])
 831
 832 (define_code_attr atomic_op_operand
 833   [(ior "aarch64_logical_operand")
 834    (xor "aarch64_logical_operand")
 835    (and "aarch64_logical_operand")
 836    (plus "aarch64_plus_operand")
 837    (minus "aarch64_plus_operand")])
 838
 839 ;; -------------------------------------------------------------------
 840 ;; Int Iterators.
 841 ;; -------------------------------------------------------------------
 842 (define_int_iterator MAXMINV [UNSPEC_UMAXV UNSPEC_UMINV
 843                               UNSPEC_SMAXV UNSPEC_SMINV])
 844
 845 (define_int_iterator FMAXMINV [UNSPEC_FMAXV UNSPEC_FMINV
 846                                UNSPEC_FMAXNMV UNSPEC_FMINNMV])
 847
 848 (define_int_iterator SUADDV [UNSPEC_SADDV UNSPEC_UADDV])
 849
 850 (define_int_iterator HADDSUB [UNSPEC_SHADD UNSPEC_UHADD
 851                               UNSPEC_SRHADD UNSPEC_URHADD
 852                               UNSPEC_SHSUB UNSPEC_UHSUB
 853                               UNSPEC_SRHSUB UNSPEC_URHSUB])
 854
 855
 856 (define_int_iterator ADDSUBHN [UNSPEC_ADDHN UNSPEC_RADDHN
 857                                UNSPEC_SUBHN UNSPEC_RSUBHN])
 858
 859 (define_int_iterator ADDSUBHN2 [UNSPEC_ADDHN2 UNSPEC_RADDHN2
 860                                 UNSPEC_SUBHN2 UNSPEC_RSUBHN2])
 861
 862 (define_int_iterator FMAXMIN_UNS [UNSPEC_FMAX UNSPEC_FMIN])
 863
 864 (define_int_iterator VQDMULH [UNSPEC_SQDMULH UNSPEC_SQRDMULH])
 865
 866 (define_int_iterator USSUQADD [UNSPEC_SUQADD UNSPEC_USQADD])
 867
 868 (define_int_iterator SUQMOVN [UNSPEC_SQXTN UNSPEC_UQXTN])
 869
 870 (define_int_iterator VSHL [UNSPEC_SSHL UNSPEC_USHL
 871                            UNSPEC_SRSHL UNSPEC_URSHL])
 872
 873 (define_int_iterator VSHLL [UNSPEC_SSHLL UNSPEC_USHLL])
 874
 875 (define_int_iterator VQSHL [UNSPEC_SQSHL UNSPEC_UQSHL
 876                             UNSPEC_SQRSHL UNSPEC_UQRSHL])
 877
 878 (define_int_iterator VSRA [UNSPEC_SSRA UNSPEC_USRA
 879                              UNSPEC_SRSRA UNSPEC_URSRA])
 880
 881 (define_int_iterator VSLRI [UNSPEC_SSLI UNSPEC_USLI
 882                               UNSPEC_SSRI UNSPEC_USRI])
 883
 884
 885 (define_int_iterator VRSHR_N [UNSPEC_SRSHR UNSPEC_URSHR])
 886
 887 (define_int_iterator VQSHL_N [UNSPEC_SQSHLU UNSPEC_SQSHL UNSPEC_UQSHL])
 888
 889 (define_int_iterator VQSHRN_N [UNSPEC_SQSHRUN UNSPEC_SQRSHRUN
 890                                UNSPEC_SQSHRN UNSPEC_UQSHRN
 891                                UNSPEC_SQRSHRN UNSPEC_UQRSHRN])
 892
 893 (define_int_iterator PERMUTE [UNSPEC_ZIP1 UNSPEC_ZIP2
 894                               UNSPEC_TRN1 UNSPEC_TRN2
 895                               UNSPEC_UZP1 UNSPEC_UZP2])
 896
 897 (define_int_iterator REVERSE [UNSPEC_REV64 UNSPEC_REV32 UNSPEC_REV16])
 898
 899 (define_int_iterator FRINT [UNSPEC_FRINTZ UNSPEC_FRINTP UNSPEC_FRINTM
 900                              UNSPEC_FRINTN UNSPEC_FRINTI UNSPEC_FRINTX
 901                              UNSPEC_FRINTA])
 902
 903 (define_int_iterator FCVT [UNSPEC_FRINTZ UNSPEC_FRINTP UNSPEC_FRINTM
 904                             UNSPEC_FRINTA UNSPEC_FRINTN])
 905
 906 (define_int_iterator FRECP [UNSPEC_FRECPE UNSPEC_FRECPX])
 907
 908 (define_int_iterator CRC [UNSPEC_CRC32B UNSPEC_CRC32H UNSPEC_CRC32W
 909                           UNSPEC_CRC32X UNSPEC_CRC32CB UNSPEC_CRC32CH
 910                           UNSPEC_CRC32CW UNSPEC_CRC32CX])
 911
 912 (define_int_iterator CRYPTO_AES [UNSPEC_AESE UNSPEC_AESD])
 913 (define_int_iterator CRYPTO_AESMC [UNSPEC_AESMC UNSPEC_AESIMC])
 914
 915 (define_int_iterator CRYPTO_SHA1 [UNSPEC_SHA1C UNSPEC_SHA1M UNSPEC_SHA1P])
 916
 917 (define_int_iterator CRYPTO_SHA256 [UNSPEC_SHA256H UNSPEC_SHA256H2])
 918
 919 ;; -------------------------------------------------------------------
 920 ;; Int Iterators Attributes.
 921 ;; -------------------------------------------------------------------
 922 (define_int_attr  maxmin_uns [(UNSPEC_UMAXV "umax")
 923                               (UNSPEC_UMINV "umin")
 924                               (UNSPEC_SMAXV "smax")
 925                               (UNSPEC_SMINV "smin")
 926                               (UNSPEC_FMAX  "smax_nan")
 927                               (UNSPEC_FMAXNMV "smax")
 928                               (UNSPEC_FMAXV "smax_nan")
 929                               (UNSPEC_FMIN "smin_nan")
 930                               (UNSPEC_FMINNMV "smin")
 931                               (UNSPEC_FMINV "smin_nan")])
 932
 933 (define_int_attr  maxmin_uns_op [(UNSPEC_UMAXV "umax")
 934                                  (UNSPEC_UMINV "umin")
 935                                  (UNSPEC_SMAXV "smax")
 936                                  (UNSPEC_SMINV "smin")
 937                                  (UNSPEC_FMAX "fmax")
 938                                  (UNSPEC_FMAXNMV "fmaxnm")
 939                                  (UNSPEC_FMAXV "fmax")
 940                                  (UNSPEC_FMIN "fmin")
 941                                  (UNSPEC_FMINNMV "fminnm")
 942                                  (UNSPEC_FMINV "fmin")])
 943
 944 (define_int_attr sur [(UNSPEC_SHADD "s") (UNSPEC_UHADD "u")
 945                       (UNSPEC_SRHADD "sr") (UNSPEC_URHADD "ur")
 946                       (UNSPEC_SHSUB "s") (UNSPEC_UHSUB "u")
 947                       (UNSPEC_SRHSUB "sr") (UNSPEC_URHSUB "ur")
 948                       (UNSPEC_ADDHN "") (UNSPEC_RADDHN "r")
 949                       (UNSPEC_SUBHN "") (UNSPEC_RSUBHN "r")
 950                       (UNSPEC_ADDHN2 "") (UNSPEC_RADDHN2 "r")
 951                       (UNSPEC_SUBHN2 "") (UNSPEC_RSUBHN2 "r")
 952                       (UNSPEC_SQXTN "s") (UNSPEC_UQXTN "u")
 953                       (UNSPEC_USQADD "us") (UNSPEC_SUQADD "su")
 954                       (UNSPEC_SADDV "s") (UNSPEC_UADDV "u")
 955                       (UNSPEC_SSLI  "s") (UNSPEC_USLI  "u")
 956                       (UNSPEC_SSRI  "s") (UNSPEC_USRI  "u")
 957                       (UNSPEC_USRA  "u") (UNSPEC_SSRA  "s")
 958                       (UNSPEC_URSRA  "ur") (UNSPEC_SRSRA  "sr")
 959                       (UNSPEC_URSHR  "ur") (UNSPEC_SRSHR  "sr")
 960                       (UNSPEC_SQSHLU "s") (UNSPEC_SQSHL   "s")
 961                       (UNSPEC_UQSHL  "u")
 962                       (UNSPEC_SQSHRUN "s") (UNSPEC_SQRSHRUN "s")
 963                       (UNSPEC_SQSHRN "s")  (UNSPEC_UQSHRN "u")
 964                       (UNSPEC_SQRSHRN "s") (UNSPEC_UQRSHRN "u")
 965                       (UNSPEC_USHL  "u")   (UNSPEC_SSHL  "s")
 966                       (UNSPEC_USHLL  "u")  (UNSPEC_SSHLL "s")
 967                       (UNSPEC_URSHL  "ur") (UNSPEC_SRSHL  "sr")
 968                       (UNSPEC_UQRSHL  "u") (UNSPEC_SQRSHL  "s")
 969 ])
 970
 971 (define_int_attr r [(UNSPEC_SQDMULH "") (UNSPEC_SQRDMULH "r")
 972                     (UNSPEC_SQSHRUN "") (UNSPEC_SQRSHRUN "r")
 973                     (UNSPEC_SQSHRN "")  (UNSPEC_UQSHRN "")
 974                     (UNSPEC_SQRSHRN "r") (UNSPEC_UQRSHRN "r")
 975                     (UNSPEC_SQSHL   "")  (UNSPEC_UQSHL  "")
 976                     (UNSPEC_SQRSHL   "r")(UNSPEC_UQRSHL  "r")
 977 ])
 978
 979 (define_int_attr lr [(UNSPEC_SSLI  "l") (UNSPEC_USLI  "l")
 980                      (UNSPEC_SSRI  "r") (UNSPEC_USRI  "r")])
 981
 982 (define_int_attr u [(UNSPEC_SQSHLU "u") (UNSPEC_SQSHL "") (UNSPEC_UQSHL "")
 983                     (UNSPEC_SQSHRUN "u") (UNSPEC_SQRSHRUN "u")
 984                     (UNSPEC_SQSHRN "")  (UNSPEC_UQSHRN "")
 985                     (UNSPEC_SQRSHRN "") (UNSPEC_UQRSHRN "")])
 986
 987 (define_int_attr addsub [(UNSPEC_SHADD "add")
 988                          (UNSPEC_UHADD "add")
 989                          (UNSPEC_SRHADD "add")
 990                          (UNSPEC_URHADD "add")
 991                          (UNSPEC_SHSUB "sub")
 992                          (UNSPEC_UHSUB "sub")
 993                          (UNSPEC_SRHSUB "sub")
 994                          (UNSPEC_URHSUB "sub")
 995                          (UNSPEC_ADDHN "add")
 996                          (UNSPEC_SUBHN "sub")
 997                          (UNSPEC_RADDHN "add")
 998                          (UNSPEC_RSUBHN "sub")
 999                          (UNSPEC_ADDHN2 "add")
1000                          (UNSPEC_SUBHN2 "sub")
1001                          (UNSPEC_RADDHN2 "add")
1002                          (UNSPEC_RSUBHN2 "sub")])
1003
1004 (define_int_attr offsetlr [(UNSPEC_SSLI "1") (UNSPEC_USLI "1")
1005                            (UNSPEC_SSRI "0") (UNSPEC_USRI "0")])
1006
1007 ;; Standard pattern names for floating-point rounding instructions.
1008 (define_int_attr frint_pattern [(UNSPEC_FRINTZ "btrunc")
1009                                 (UNSPEC_FRINTP "ceil")
1010                                 (UNSPEC_FRINTM "floor")
1011                                 (UNSPEC_FRINTI "nearbyint")
1012                                 (UNSPEC_FRINTX "rint")
1013                                 (UNSPEC_FRINTA "round")
1014                                 (UNSPEC_FRINTN "frintn")])
1015
1016 ;; frint suffix for floating-point rounding instructions.
1017 (define_int_attr frint_suffix [(UNSPEC_FRINTZ "z") (UNSPEC_FRINTP "p")
1018                                (UNSPEC_FRINTM "m") (UNSPEC_FRINTI "i")
1019                                (UNSPEC_FRINTX "x") (UNSPEC_FRINTA "a")
1020                                (UNSPEC_FRINTN "n")])
1021
1022 (define_int_attr fcvt_pattern [(UNSPEC_FRINTZ "btrunc") (UNSPEC_FRINTA "round")
1023                                (UNSPEC_FRINTP "ceil") (UNSPEC_FRINTM "floor")
1024                                (UNSPEC_FRINTN "frintn")])
1025
1026 (define_int_attr perm_insn [(UNSPEC_ZIP1 "zip") (UNSPEC_ZIP2 "zip")
1027                             (UNSPEC_TRN1 "trn") (UNSPEC_TRN2 "trn")
1028                             (UNSPEC_UZP1 "uzp") (UNSPEC_UZP2 "uzp")])
1029
1030 ; op code for REV instructions (size within which elements are reversed).
1031 (define_int_attr rev_op [(UNSPEC_REV64 "64") (UNSPEC_REV32 "32")
1032                          (UNSPEC_REV16 "16")])
1033
1034 (define_int_attr perm_hilo [(UNSPEC_ZIP1 "1") (UNSPEC_ZIP2 "2")
1035                             (UNSPEC_TRN1 "1") (UNSPEC_TRN2 "2")
1036                             (UNSPEC_UZP1 "1") (UNSPEC_UZP2 "2")])
1037
1038 (define_int_attr frecp_suffix  [(UNSPEC_FRECPE "e") (UNSPEC_FRECPX "x")])
1039
1040 (define_int_attr crc_variant [(UNSPEC_CRC32B "crc32b") (UNSPEC_CRC32H "crc32h")
1041                         (UNSPEC_CRC32W "crc32w") (UNSPEC_CRC32X "crc32x")
1042                         (UNSPEC_CRC32CB "crc32cb") (UNSPEC_CRC32CH "crc32ch")
1043                         (UNSPEC_CRC32CW "crc32cw") (UNSPEC_CRC32CX "crc32cx")])
1044
1045 (define_int_attr crc_mode [(UNSPEC_CRC32B "QI") (UNSPEC_CRC32H "HI")
1046                         (UNSPEC_CRC32W "SI") (UNSPEC_CRC32X "DI")
1047                         (UNSPEC_CRC32CB "QI") (UNSPEC_CRC32CH "HI")
1048                         (UNSPEC_CRC32CW "SI") (UNSPEC_CRC32CX "DI")])
1049
1050 (define_int_attr aes_op [(UNSPEC_AESE "e") (UNSPEC_AESD "d")])
1051 (define_int_attr aesmc_op [(UNSPEC_AESMC "mc") (UNSPEC_AESIMC "imc")])
1052
1053 (define_int_attr sha1_op [(UNSPEC_SHA1C "c") (UNSPEC_SHA1P "p")
1054                           (UNSPEC_SHA1M "m")])
1055
1056 (define_int_attr sha256_op [(UNSPEC_SHA256H "") (UNSPEC_SHA256H2 "2")])