gcc/config/aarch64/iterators.md

   1 ;; Machine description for AArch64 architecture.
   2 ;; Copyright (C) 2009-2013 Free Software Foundation, Inc.
   3 ;; Contributed by ARM Ltd.
   4 ;;
   5 ;; This file is part of GCC.
   6 ;;
   7 ;; GCC is free software; you can redistribute it and/or modify it
   8 ;; under the terms of the GNU General Public License as published by
   9 ;; the Free Software Foundation; either version 3, or (at your option)
  10 ;; any later version.
  11 ;;
  12 ;; GCC is distributed in the hope that it will be useful, but
  13 ;; WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ;; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  15 ;; General Public License for more details.
  16 ;;
  17 ;; You should have received a copy of the GNU General Public License
  18 ;; along with GCC; see the file COPYING3.  If not see
  19 ;; <http://www.gnu.org/licenses/>.
  20
  21 ;; -------------------------------------------------------------------
  22 ;; Mode Iterators
  23 ;; -------------------------------------------------------------------
  24
  25
  26 ;; Iterator for General Purpose Integer registers (32- and 64-bit modes)
  27 (define_mode_iterator GPI [SI DI])
  28
  29 ;; Iterator for QI and HI modes
  30 (define_mode_iterator SHORT [QI HI])
  31
  32 ;; Iterator for all integer modes (up to 64-bit)
  33 (define_mode_iterator ALLI [QI HI SI DI])
  34
  35 ;; Iterator scalar modes (up to 64-bit)
  36 (define_mode_iterator SDQ_I [QI HI SI DI])
  37
  38 ;; Iterator for all integer modes that can be extended (up to 64-bit)
  39 (define_mode_iterator ALLX [QI HI SI])
  40
  41 ;; Iterator for General Purpose Floating-point registers (32- and 64-bit modes)
  42 (define_mode_iterator GPF [SF DF])
  43
  44 ;; Integer vector modes.
  45 (define_mode_iterator VDQ [V8QI V16QI V4HI V8HI V2SI V4SI V2DI])
  46
  47 ;; Integer vector modes.
  48 (define_mode_iterator VDQ_I [V8QI V16QI V4HI V8HI V2SI V4SI V2DI])
  49
  50 ;; vector and scalar, 64 & 128-bit container, all integer modes
  51 (define_mode_iterator VSDQ_I [V8QI V16QI V4HI V8HI V2SI V4SI V2DI QI HI SI DI])
  52
  53 ;; vector and scalar, 64 & 128-bit container: all vector integer modes;
  54 ;; 64-bit scalar integer mode
  55 (define_mode_iterator VSDQ_I_DI [V8QI V16QI V4HI V8HI V2SI V4SI V2DI DI])
  56
  57 ;; Double vector modes.
  58 (define_mode_iterator VD [V8QI V4HI V2SI V2SF])
  59
  60 ;; vector, 64-bit container, all integer modes
  61 (define_mode_iterator VD_BHSI [V8QI V4HI V2SI])
  62
  63 ;; 128 and 64-bit container; 8, 16, 32-bit vector integer modes
  64 (define_mode_iterator VDQ_BHSI [V8QI V16QI V4HI V8HI V2SI V4SI])
  65
  66 ;; Quad vector modes.
  67 (define_mode_iterator VQ [V16QI V8HI V4SI V2DI V4SF V2DF])
  68
  69 ;; All vector modes, except double.
  70 (define_mode_iterator VQ_S [V8QI V16QI V4HI V8HI V2SI V4SI])
  71
  72 ;; Vector and scalar, 64 & 128-bit container: all vector integer mode;
  73 ;; 8, 16, 32-bit scalar integer modes
  74 (define_mode_iterator VSDQ_I_BHSI [V8QI V16QI V4HI V8HI V2SI V4SI V2DI QI HI SI])
  75
  76 ;; Vector modes for moves.
  77 (define_mode_iterator VDQM [V8QI V16QI V4HI V8HI V2SI V4SI])
  78
  79 ;; This mode iterator allows :P to be used for patterns that operate on
  80 ;; addresses in different modes.  In LP64, only DI will match, while in
  81 ;; ILP32, either can match.
  82 (define_mode_iterator P [(SI "ptr_mode == SImode || Pmode == SImode")
  83                          (DI "ptr_mode == DImode || Pmode == DImode")])
  84
  85 ;; This mode iterator allows :PTR to be used for patterns that operate on
  86 ;; pointer-sized quantities.  Exactly one of the two alternatives will match.
  87 (define_mode_iterator PTR [(SI "ptr_mode == SImode") (DI "ptr_mode == DImode")])
  88
  89 ;; Vector Float modes.
  90 (define_mode_iterator VDQF [V2SF V4SF V2DF])
  91
  92 ;; Modes suitable to use as the return type of a vcond expression.
  93 (define_mode_iterator VDQF_COND [V2SF V2SI V4SF V4SI V2DF V2DI])
  94
  95 ;; All Float modes.
  96 (define_mode_iterator VALLF [V2SF V4SF V2DF SF DF])
  97
  98 ;; Vector Float modes with 2 elements.
  99 (define_mode_iterator V2F [V2SF V2DF])
 100
 101 ;; All modes.
 102 (define_mode_iterator VALL [V8QI V16QI V4HI V8HI V2SI V4SI V2DI V2SF V4SF V2DF])
 103
 104 ;; All vector modes and DI.
 105 (define_mode_iterator VALLDI [V8QI V16QI V4HI V8HI V2SI V4SI V2DI V2SF V4SF V2DF DI])
 106
 107 ;; Vector modes for Integer reduction across lanes.
 108 (define_mode_iterator VDQV [V8QI V16QI V4HI V8HI V4SI])
 109
 110 ;; All double integer narrow-able modes.
 111 (define_mode_iterator VDN [V4HI V2SI DI])
 112
 113 ;; All quad integer narrow-able modes.
 114 (define_mode_iterator VQN [V8HI V4SI V2DI])
 115
 116 ;; All double integer widen-able modes.
 117 (define_mode_iterator VDW [V8QI V4HI V2SI])
 118
 119 ;; Vector and scalar 128-bit container: narrowable 16, 32, 64-bit integer modes
 120 (define_mode_iterator VSQN_HSDI [V8HI V4SI V2DI HI SI DI])
 121
 122 ;; All quad integer widen-able modes.
 123 (define_mode_iterator VQW [V16QI V8HI V4SI])
 124
 125 ;; Double vector modes for combines.
 126 (define_mode_iterator VDC [V8QI V4HI V2SI V2SF DI DF])
 127
 128 ;; Double vector modes for combines.
 129 (define_mode_iterator VDIC [V8QI V4HI V2SI])
 130
 131 ;; Double vector modes.
 132 (define_mode_iterator VD_RE [V8QI V4HI V2SI DI DF V2SF])
 133
 134 ;; Vector modes except double int.
 135 (define_mode_iterator VDQIF [V8QI V16QI V4HI V8HI V2SI V4SI V2SF V4SF V2DF])
 136
 137 ;; Vector modes for Q and H types.
 138 (define_mode_iterator VDQQH [V8QI V16QI V4HI V8HI])
 139
 140 ;; Vector modes for H and S types.
 141 (define_mode_iterator VDQHS [V4HI V8HI V2SI V4SI])
 142
 143 ;; Vector modes for Q, H and S types.
 144 (define_mode_iterator VDQQHS [V8QI V16QI V4HI V8HI V2SI V4SI])
 145
 146 ;; Vector and scalar integer modes for H and S
 147 (define_mode_iterator VSDQ_HSI [V4HI V8HI V2SI V4SI HI SI])
 148
 149 ;; Vector and scalar 64-bit container: 16, 32-bit integer modes
 150 (define_mode_iterator VSD_HSI [V4HI V2SI HI SI])
 151
 152 ;; Vector 64-bit container: 16, 32-bit integer modes
 153 (define_mode_iterator VD_HSI [V4HI V2SI])
 154
 155 ;; Scalar 64-bit container: 16, 32-bit integer modes
 156 (define_mode_iterator SD_HSI [HI SI])
 157
 158 ;; Vector 64-bit container: 16, 32-bit integer modes
 159 (define_mode_iterator VQ_HSI [V8HI V4SI])
 160
 161 ;; All byte modes.
 162 (define_mode_iterator VB [V8QI V16QI])
 163
 164 (define_mode_iterator TX [TI TF])
 165
 166 ;; Opaque structure modes.
 167 (define_mode_iterator VSTRUCT [OI CI XI])
 168
 169 ;; Double scalar modes
 170 (define_mode_iterator DX [DI DF])
 171
 172 ;; Modes available for <f>mul lane operations.
 173 (define_mode_iterator VMUL [V4HI V8HI V2SI V4SI V2SF V4SF V2DF])
 174
 175 ;; Modes available for <f>mul lane operations changing lane count.
 176 (define_mode_iterator VMUL_CHANGE_NLANES [V4HI V8HI V2SI V4SI V2SF V4SF])
 177
 178 ;; ------------------------------------------------------------------
 179 ;; Unspec enumerations for Advance SIMD. These could well go into
 180 ;; aarch64.md but for their use in int_iterators here.
 181 ;; ------------------------------------------------------------------
 182
 183 (define_c_enum "unspec"
 184  [
 185     UNSPEC_ASHIFT_SIGNED        ; Used in aarch-simd.md.
 186     UNSPEC_ASHIFT_UNSIGNED      ; Used in aarch64-simd.md.
 187     UNSPEC_FMAX         ; Used in aarch64-simd.md.
 188     UNSPEC_FMAXNMV      ; Used in aarch64-simd.md.
 189     UNSPEC_FMAXV        ; Used in aarch64-simd.md.
 190     UNSPEC_FMIN         ; Used in aarch64-simd.md.
 191     UNSPEC_FMINNMV      ; Used in aarch64-simd.md.
 192     UNSPEC_FMINV        ; Used in aarch64-simd.md.
 193     UNSPEC_FADDV        ; Used in aarch64-simd.md.
 194     UNSPEC_SADDV        ; Used in aarch64-simd.md.
 195     UNSPEC_UADDV        ; Used in aarch64-simd.md.
 196     UNSPEC_SMAXV        ; Used in aarch64-simd.md.
 197     UNSPEC_SMINV        ; Used in aarch64-simd.md.
 198     UNSPEC_UMAXV        ; Used in aarch64-simd.md.
 199     UNSPEC_UMINV        ; Used in aarch64-simd.md.
 200     UNSPEC_SHADD        ; Used in aarch64-simd.md.
 201     UNSPEC_UHADD        ; Used in aarch64-simd.md.
 202     UNSPEC_SRHADD       ; Used in aarch64-simd.md.
 203     UNSPEC_URHADD       ; Used in aarch64-simd.md.
 204     UNSPEC_SHSUB        ; Used in aarch64-simd.md.
 205     UNSPEC_UHSUB        ; Used in aarch64-simd.md.
 206     UNSPEC_SRHSUB       ; Used in aarch64-simd.md.
 207     UNSPEC_URHSUB       ; Used in aarch64-simd.md.
 208     UNSPEC_ADDHN        ; Used in aarch64-simd.md.
 209     UNSPEC_RADDHN       ; Used in aarch64-simd.md.
 210     UNSPEC_SUBHN        ; Used in aarch64-simd.md.
 211     UNSPEC_RSUBHN       ; Used in aarch64-simd.md.
 212     UNSPEC_ADDHN2       ; Used in aarch64-simd.md.
 213     UNSPEC_RADDHN2      ; Used in aarch64-simd.md.
 214     UNSPEC_SUBHN2       ; Used in aarch64-simd.md.
 215     UNSPEC_RSUBHN2      ; Used in aarch64-simd.md.
 216     UNSPEC_SQDMULH      ; Used in aarch64-simd.md.
 217     UNSPEC_SQRDMULH     ; Used in aarch64-simd.md.
 218     UNSPEC_PMUL         ; Used in aarch64-simd.md.
 219     UNSPEC_USQADD       ; Used in aarch64-simd.md.
 220     UNSPEC_SUQADD       ; Used in aarch64-simd.md.
 221     UNSPEC_SQXTUN       ; Used in aarch64-simd.md.
 222     UNSPEC_SQXTN        ; Used in aarch64-simd.md.
 223     UNSPEC_UQXTN        ; Used in aarch64-simd.md.
 224     UNSPEC_SSRA         ; Used in aarch64-simd.md.
 225     UNSPEC_USRA         ; Used in aarch64-simd.md.
 226     UNSPEC_SRSRA        ; Used in aarch64-simd.md.
 227     UNSPEC_URSRA        ; Used in aarch64-simd.md.
 228     UNSPEC_SRSHR        ; Used in aarch64-simd.md.
 229     UNSPEC_URSHR        ; Used in aarch64-simd.md.
 230     UNSPEC_SQSHLU       ; Used in aarch64-simd.md.
 231     UNSPEC_SQSHL        ; Used in aarch64-simd.md.
 232     UNSPEC_UQSHL        ; Used in aarch64-simd.md.
 233     UNSPEC_SQSHRUN      ; Used in aarch64-simd.md.
 234     UNSPEC_SQRSHRUN     ; Used in aarch64-simd.md.
 235     UNSPEC_SQSHRN       ; Used in aarch64-simd.md.
 236     UNSPEC_UQSHRN       ; Used in aarch64-simd.md.
 237     UNSPEC_SQRSHRN      ; Used in aarch64-simd.md.
 238     UNSPEC_UQRSHRN      ; Used in aarch64-simd.md.
 239     UNSPEC_SSHL         ; Used in aarch64-simd.md.
 240     UNSPEC_USHL         ; Used in aarch64-simd.md.
 241     UNSPEC_SRSHL        ; Used in aarch64-simd.md.
 242     UNSPEC_URSHL        ; Used in aarch64-simd.md.
 243     UNSPEC_SQRSHL       ; Used in aarch64-simd.md.
 244     UNSPEC_UQRSHL       ; Used in aarch64-simd.md.
 245     UNSPEC_SSLI         ; Used in aarch64-simd.md.
 246     UNSPEC_USLI         ; Used in aarch64-simd.md.
 247     UNSPEC_SSRI         ; Used in aarch64-simd.md.
 248     UNSPEC_USRI         ; Used in aarch64-simd.md.
 249     UNSPEC_SSHLL        ; Used in aarch64-simd.md.
 250     UNSPEC_USHLL        ; Used in aarch64-simd.md.
 251     UNSPEC_ADDP         ; Used in aarch64-simd.md.
 252     UNSPEC_TBL          ; Used in vector permute patterns.
 253     UNSPEC_CONCAT       ; Used in vector permute patterns.
 254     UNSPEC_ZIP1         ; Used in vector permute patterns.
 255     UNSPEC_ZIP2         ; Used in vector permute patterns.
 256     UNSPEC_UZP1         ; Used in vector permute patterns.
 257     UNSPEC_UZP2         ; Used in vector permute patterns.
 258     UNSPEC_TRN1         ; Used in vector permute patterns.
 259     UNSPEC_TRN2         ; Used in vector permute patterns.
 260 ])
 261
 262 ;; -------------------------------------------------------------------
 263 ;; Mode attributes
 264 ;; -------------------------------------------------------------------
 265
 266 ;; In GPI templates, a string like "%<w>0" will expand to "%w0" in the
 267 ;; 32-bit version and "%x0" in the 64-bit version.
 268 (define_mode_attr w [(QI "w") (HI "w") (SI "w") (DI "x") (SF "s") (DF "d")])
 269
 270 ;; For constraints used in scalar immediate vector moves
 271 (define_mode_attr hq [(HI "h") (QI "q")])
 272
 273 ;; For scalar usage of vector/FP registers
 274 (define_mode_attr v [(QI "b") (HI "h") (SI "s") (DI "d")
 275                     (SF "s") (DF "d")
 276                     (V8QI "") (V16QI "")
 277                     (V4HI "") (V8HI "")
 278                     (V2SI "") (V4SI  "")
 279                     (V2DI "") (V2SF "")
 280                     (V4SF "") (V2DF "")])
 281
 282 ;; For scalar usage of vector/FP registers, narrowing
 283 (define_mode_attr vn2 [(QI "") (HI "b") (SI "h") (DI "s")
 284                     (V8QI "") (V16QI "")
 285                     (V4HI "") (V8HI "")
 286                     (V2SI "") (V4SI  "")
 287                     (V2DI "") (V2SF "")
 288                     (V4SF "") (V2DF "")])
 289
 290 ;; For scalar usage of vector/FP registers, widening
 291 (define_mode_attr vw2 [(DI "") (QI "h") (HI "s") (SI "d")
 292                     (V8QI "") (V16QI "")
 293                     (V4HI "") (V8HI "")
 294                     (V2SI "") (V4SI  "")
 295                     (V2DI "") (V2SF "")
 296                     (V4SF "") (V2DF "")])
 297
 298 ;; Register Type Name and Vector Arrangement Specifier for when
 299 ;; we are doing scalar for DI and SIMD for SI (ignoring all but
 300 ;; lane 0).
 301 (define_mode_attr rtn [(DI "d") (SI "")])
 302 (define_mode_attr vas [(DI "") (SI ".2s")])
 303
 304 ;; Map a floating point mode to the appropriate register name prefix
 305 (define_mode_attr s [(SF "s") (DF "d")])
 306
 307 ;; Give the length suffix letter for a sign- or zero-extension.
 308 (define_mode_attr size [(QI "b") (HI "h") (SI "w")])
 309
 310 ;; Give the number of bits in the mode
 311 (define_mode_attr sizen [(QI "8") (HI "16") (SI "32") (DI "64")])
 312
 313 ;; Give the ordinal of the MSB in the mode
 314 (define_mode_attr sizem1 [(QI "#7") (HI "#15") (SI "#31") (DI "#63")])
 315
 316 ;; Attribute to describe constants acceptable in logical operations
 317 (define_mode_attr lconst [(SI "K") (DI "L")])
 318
 319 ;; Map a mode to a specific constraint character.
 320 (define_mode_attr cmode [(QI "q") (HI "h") (SI "s") (DI "d")])
 321
 322 (define_mode_attr Vtype [(V8QI "8b") (V16QI "16b")
 323                          (V4HI "4h") (V8HI  "8h")
 324                          (V2SI "2s") (V4SI  "4s")
 325                          (DI   "1d") (DF    "1d")
 326                          (V2DI "2d") (V2SF "2s")
 327                          (V4SF "4s") (V2DF "2d")])
 328
 329 (define_mode_attr Vmtype [(V8QI ".8b") (V16QI ".16b")
 330                          (V4HI ".4h") (V8HI  ".8h")
 331                          (V2SI ".2s") (V4SI  ".4s")
 332                          (V2DI ".2d") (V2SF ".2s")
 333                          (V4SF ".4s") (V2DF ".2d")
 334                          (DI   "")    (SI   "")
 335                          (HI   "")    (QI   "")
 336                          (TI   "")    (SF   "")
 337                          (DF   "")])
 338
 339 ;; Register suffix narrowed modes for VQN.
 340 (define_mode_attr Vmntype [(V8HI ".8b") (V4SI ".4h")
 341                            (V2DI ".2s")
 342                            (DI   "")    (SI   "")
 343                            (HI   "")])
 344
 345 ;; Mode-to-individual element type mapping.
 346 (define_mode_attr Vetype [(V8QI "b") (V16QI "b")
 347                           (V4HI "h") (V8HI  "h")
 348                           (V2SI "s") (V4SI  "s")
 349                           (V2DI "d") (V2SF  "s")
 350                           (V4SF "s") (V2DF  "d")
 351                           (QI "b")   (HI "h")
 352                           (SI "s")   (DI "d")])
 353
 354 ;; Mode-to-bitwise operation type mapping.
 355 (define_mode_attr Vbtype [(V8QI "8b")  (V16QI "16b")
 356                           (V4HI "8b") (V8HI  "16b")
 357                           (V2SI "8b") (V4SI  "16b")
 358                           (V2DI "16b") (V2SF  "8b")
 359                           (V4SF "16b") (V2DF  "16b")])
 360
 361 ;; Define element mode for each vector mode.
 362 (define_mode_attr VEL [(V8QI "QI") (V16QI "QI")
 363                         (V4HI "HI") (V8HI "HI")
 364                         (V2SI "SI") (V4SI "SI")
 365                         (DI "DI")   (V2DI "DI")
 366                         (V2SF "SF") (V4SF "SF")
 367                         (V2DF "DF") (DF "DF")
 368                         (SI   "SI") (HI   "HI")
 369                         (QI   "QI")])
 370
 371 ;; Define container mode for lane selection.
 372 (define_mode_attr VCOND [(V4HI "V4HI") (V8HI "V4HI")
 373                          (V2SI "V2SI") (V4SI "V2SI")
 374                          (DI   "DI") (V2DI "DI")
 375                          (V2SF "V2SF") (V4SF "V2SF")
 376                          (V2DF "DF")])
 377
 378 ;; Define container mode for lane selection.
 379 (define_mode_attr VCONQ [(V8QI "V16QI") (V16QI "V16QI")
 380                          (V4HI "V8HI") (V8HI "V8HI")
 381                          (V2SI "V4SI") (V4SI "V4SI")
 382                          (DI   "V2DI") (V2DI "V2DI")
 383                          (V2SF "V2SF") (V4SF "V4SF")
 384                          (V2DF "V2DF") (SI   "V4SI")
 385                          (HI   "V8HI") (QI   "V16QI")])
 386
 387 ;; Define container mode for lane selection.
 388 (define_mode_attr VCON [(V8QI "V16QI") (V16QI "V16QI")
 389                         (V4HI "V8HI") (V8HI "V8HI")
 390                         (V2SI "V4SI") (V4SI "V4SI")
 391                         (DI   "V2DI") (V2DI "V2DI")
 392                         (V2SF "V4SF") (V4SF "V4SF")
 393                         (V2DF "V2DF") (SI   "V4SI")
 394                         (HI   "V8HI") (QI   "V16QI")])
 395
 396 ;; Half modes of all vector modes.
 397 (define_mode_attr VHALF [(V8QI "V4QI")  (V16QI "V8QI")
 398                          (V4HI "V2HI")  (V8HI  "V4HI")
 399                          (V2SI "SI")    (V4SI  "V2SI")
 400                          (V2DI "DI")    (V2SF  "SF")
 401                          (V4SF "V2SF")  (V2DF  "DF")])
 402
 403 ;; Double modes of vector modes.
 404 (define_mode_attr VDBL [(V8QI "V16QI") (V4HI "V8HI")
 405                         (V2SI "V4SI")  (V2SF "V4SF")
 406                         (SI   "V2SI")  (DI   "V2DI")
 407                         (DF   "V2DF")])
 408
 409 ;; Double modes of vector modes (lower case).
 410 (define_mode_attr Vdbl [(V8QI "v16qi") (V4HI "v8hi")
 411                         (V2SI "v4si")  (V2SF "v4sf")
 412                         (SI   "v2si")  (DI   "v2di")
 413                         (DF   "v2df")])
 414
 415 ;; Narrowed modes for VDN.
 416 (define_mode_attr VNARROWD [(V4HI "V8QI") (V2SI "V4HI")
 417                             (DI   "V2SI")])
 418
 419 ;; Narrowed double-modes for VQN (Used for XTN).
 420 (define_mode_attr VNARROWQ [(V8HI "V8QI") (V4SI "V4HI")
 421                             (V2DI "V2SI")
 422                             (DI   "SI")   (SI   "HI")
 423                             (HI   "QI")])
 424
 425 ;; Narrowed quad-modes for VQN (Used for XTN2).
 426 (define_mode_attr VNARROWQ2 [(V8HI "V16QI") (V4SI "V8HI")
 427                              (V2DI "V4SI")])
 428
 429 ;; Register suffix narrowed modes for VQN.
 430 (define_mode_attr Vntype [(V8HI "8b") (V4SI "4h")
 431                           (V2DI "2s")])
 432
 433 ;; Register suffix narrowed modes for VQN.
 434 (define_mode_attr V2ntype [(V8HI "16b") (V4SI "8h")
 435                            (V2DI "4s")])
 436
 437 ;; Widened modes of vector modes.
 438 (define_mode_attr VWIDE [(V8QI "V8HI") (V4HI "V4SI")
 439                          (V2SI "V2DI") (V16QI "V8HI")
 440                          (V8HI "V4SI") (V4SI "V2DI")
 441                          (HI "SI")     (SI "DI")]
 442
 443 )
 444
 445 ;; Widened mode register suffixes for VDW/VQW.
 446 (define_mode_attr Vwtype [(V8QI "8h") (V4HI "4s")
 447                           (V2SI "2d") (V16QI "8h")
 448                           (V8HI "4s") (V4SI "2d")])
 449
 450 ;; Widened mode register suffixes for VDW/VQW.
 451 (define_mode_attr Vmwtype [(V8QI ".8h") (V4HI ".4s")
 452                            (V2SI ".2d") (V16QI ".8h")
 453                            (V8HI ".4s") (V4SI ".2d")
 454                            (SI   "")    (HI   "")])
 455
 456 ;; Lower part register suffixes for VQW.
 457 (define_mode_attr Vhalftype [(V16QI "8b") (V8HI "4h")
 458                              (V4SI "2s")])
 459
 460 ;; Define corresponding core/FP element mode for each vector mode.
 461 (define_mode_attr vw   [(V8QI "w") (V16QI "w")
 462                         (V4HI "w") (V8HI "w")
 463                         (V2SI "w") (V4SI "w")
 464                         (DI   "x") (V2DI "x")
 465                         (V2SF "s") (V4SF "s")
 466                         (V2DF "d")])
 467
 468 ;; Corresponding core element mode for each vector mode.  This is a
 469 ;; variation on <vw> mapping FP modes to GP regs.
 470 (define_mode_attr vwcore  [(V8QI "w") (V16QI "w")
 471                            (V4HI "w") (V8HI "w")
 472                            (V2SI "w") (V4SI "w")
 473                            (DI   "x") (V2DI "x")
 474                            (V2SF "w") (V4SF "w")
 475                            (V2DF "x")])
 476
 477 ;; Double vector types for ALLX.
 478 (define_mode_attr Vallxd [(QI "8b") (HI "4h") (SI "2s")])
 479
 480 ;; Mode of result of comparison operations.
 481 (define_mode_attr V_cmp_result [(V8QI "V8QI") (V16QI "V16QI")
 482                                 (V4HI "V4HI") (V8HI  "V8HI")
 483                                 (V2SI "V2SI") (V4SI  "V4SI")
 484                                 (DI   "DI")   (V2DI  "V2DI")
 485                                 (V2SF "V2SI") (V4SF  "V4SI")
 486                                 (V2DF "V2DI") (DF    "DI")
 487                                 (SF   "SI")])
 488
 489 ;; Lower case mode of results of comparison operations.
 490 (define_mode_attr v_cmp_result [(V8QI "v8qi") (V16QI "v16qi")
 491                                 (V4HI "v4hi") (V8HI  "v8hi")
 492                                 (V2SI "v2si") (V4SI  "v4si")
 493                                 (DI   "di")   (V2DI  "v2di")
 494                                 (V2SF "v2si") (V4SF  "v4si")
 495                                 (V2DF "v2di") (DF    "di")
 496                                 (SF   "si")])
 497
 498 ;; Vm for lane instructions is restricted to FP_LO_REGS.
 499 (define_mode_attr vwx [(V4HI "x") (V8HI "x") (HI "x")
 500                        (V2SI "w") (V4SI "w") (SI "w")])
 501
 502 (define_mode_attr Vendreg [(OI "T") (CI "U") (XI "V")])
 503
 504 (define_mode_attr nregs [(OI "2") (CI "3") (XI "4")])
 505
 506 (define_mode_attr VRL2 [(V8QI "V32QI") (V4HI "V16HI")
 507                         (V2SI "V8SI")  (V2SF "V8SF")
 508                         (DI   "V4DI")  (DF   "V4DF")
 509                         (V16QI "V32QI") (V8HI "V16HI")
 510                         (V4SI "V8SI")  (V4SF "V8SF")
 511                         (V2DI "V4DI")  (V2DF "V4DF")])
 512
 513 (define_mode_attr VRL3 [(V8QI "V48QI") (V4HI "V24HI")
 514                         (V2SI "V12SI")  (V2SF "V12SF")
 515                         (DI   "V6DI")  (DF   "V6DF")
 516                         (V16QI "V48QI") (V8HI "V24HI")
 517                         (V4SI "V12SI")  (V4SF "V12SF")
 518                         (V2DI "V6DI")  (V2DF "V6DF")])
 519
 520 (define_mode_attr VRL4 [(V8QI "V64QI") (V4HI "V32HI")
 521                         (V2SI "V16SI")  (V2SF "V16SF")
 522                         (DI   "V8DI")  (DF   "V8DF")
 523                         (V16QI "V64QI") (V8HI "V32HI")
 524                         (V4SI "V16SI")  (V4SF "V16SF")
 525                         (V2DI "V8DI")  (V2DF "V8DF")])
 526
 527 (define_mode_attr VSTRUCT_DREG [(OI "TI") (CI "EI") (XI "OI")])
 528
 529 ;; Mode for atomic operation suffixes
 530 (define_mode_attr atomic_sfx
 531   [(QI "b") (HI "h") (SI "") (DI "")])
 532
 533 (define_mode_attr fcvt_target [(V2DF "v2di") (V4SF "v4si") (V2SF "v2si")])
 534 (define_mode_attr FCVT_TARGET [(V2DF "V2DI") (V4SF "V4SI") (V2SF "V2SI")])
 535
 536 (define_mode_attr VSWAP_WIDTH [(V8QI "V16QI") (V16QI "V8QI")
 537                                 (V4HI "V8HI") (V8HI  "V4HI")
 538                                 (V2SI "V4SI") (V4SI  "V2SI")
 539                                 (DI   "V2DI") (V2DI  "DI")
 540                                 (V2SF "V4SF") (V4SF  "V2SF")
 541                                 (DF   "V2DF") (V2DF  "DF")])
 542
 543 (define_mode_attr vswap_width_name [(V8QI "to_128") (V16QI "to_64")
 544                                     (V4HI "to_128") (V8HI  "to_64")
 545                                     (V2SI "to_128") (V4SI  "to_64")
 546                                     (DI   "to_128") (V2DI  "to_64")
 547                                     (V2SF "to_128") (V4SF  "to_64")
 548                                     (DF   "to_128") (V2DF  "to_64")])
 549
 550 ;; For certain vector-by-element multiplication instructions we must
 551 ;; constrain the HI cases to use only V0-V15.  This is covered by
 552 ;; the 'x' constraint.  All other modes may use the 'w' constraint.
 553 (define_mode_attr h_con [(V2SI "w") (V4SI "w")
 554                          (V4HI "x") (V8HI "x")
 555                          (V2SF "w") (V4SF "w")
 556                          (V2DF "w") (DF "w")])
 557
 558 ;; Defined to 'f' for types whose element type is a float type.
 559 (define_mode_attr f [(V8QI "")  (V16QI "")
 560                      (V4HI "")  (V8HI  "")
 561                      (V2SI "")  (V4SI  "")
 562                      (DI   "")  (V2DI  "")
 563                      (V2SF "f") (V4SF  "f")
 564                      (V2DF "f") (DF    "f")])
 565
 566 ;; -------------------------------------------------------------------
 567 ;; Code Iterators
 568 ;; -------------------------------------------------------------------
 569
 570 ;; This code iterator allows the various shifts supported on the core
 571 (define_code_iterator SHIFT [ashift ashiftrt lshiftrt rotatert])
 572
 573 ;; This code iterator allows the shifts supported in arithmetic instructions
 574 (define_code_iterator ASHIFT [ashift ashiftrt lshiftrt])
 575
 576 ;; Code iterator for logical operations
 577 (define_code_iterator LOGICAL [and ior xor])
 578
 579 ;; Code iterator for sign/zero extension
 580 (define_code_iterator ANY_EXTEND [sign_extend zero_extend])
 581
 582 ;; All division operations (signed/unsigned)
 583 (define_code_iterator ANY_DIV [div udiv])
 584
 585 ;; Code iterator for sign/zero extraction
 586 (define_code_iterator ANY_EXTRACT [sign_extract zero_extract])
 587
 588 ;; Code iterator for equality comparisons
 589 (define_code_iterator EQL [eq ne])
 590
 591 ;; Code iterator for less-than and greater/equal-to
 592 (define_code_iterator LTGE [lt ge])
 593
 594 ;; Iterator for __sync_<op> operations that where the operation can be
 595 ;; represented directly RTL.  This is all of the sync operations bar
 596 ;; nand.
 597 (define_code_iterator atomic_op [plus minus ior xor and])
 598
 599 ;; Iterator for integer conversions
 600 (define_code_iterator FIXUORS [fix unsigned_fix])
 601
 602 ;; Iterator for float conversions
 603 (define_code_iterator FLOATUORS [float unsigned_float])
 604
 605 ;; Code iterator for variants of vector max and min.
 606 (define_code_iterator MAXMIN [smax smin umax umin])
 607
 608 (define_code_iterator FMAXMIN [smax smin])
 609
 610 ;; Code iterator for variants of vector max and min.
 611 (define_code_iterator ADDSUB [plus minus])
 612
 613 ;; Code iterator for variants of vector saturating binary ops.
 614 (define_code_iterator BINQOPS [ss_plus us_plus ss_minus us_minus])
 615
 616 ;; Code iterator for variants of vector saturating unary ops.
 617 (define_code_iterator UNQOPS [ss_neg ss_abs])
 618
 619 ;; Code iterator for signed variants of vector saturating binary ops.
 620 (define_code_iterator SBINQOPS [ss_plus ss_minus])
 621
 622 ;; Comparison operators for <F>CM.
 623 (define_code_iterator COMPARISONS [lt le eq ge gt])
 624
 625 ;; Unsigned comparison operators.
 626 (define_code_iterator UCOMPARISONS [ltu leu geu gtu])
 627
 628 ;; Unsigned comparison operators.
 629 (define_code_iterator FAC_COMPARISONS [lt le ge gt])
 630
 631 ;; -------------------------------------------------------------------
 632 ;; Code Attributes
 633 ;; -------------------------------------------------------------------
 634 ;; Map rtl objects to optab names
 635 (define_code_attr optab [(ashift "ashl")
 636                          (ashiftrt "ashr")
 637                          (lshiftrt "lshr")
 638                          (rotatert "rotr")
 639                          (sign_extend "extend")
 640                          (zero_extend "zero_extend")
 641                          (sign_extract "extv")
 642                          (zero_extract "extzv")
 643                          (fix "fix")
 644                          (unsigned_fix "fixuns")
 645                          (float "float")
 646                          (unsigned_float "floatuns")
 647                          (and "and")
 648                          (ior "ior")
 649                          (xor "xor")
 650                          (not "one_cmpl")
 651                          (neg "neg")
 652                          (plus "add")
 653                          (minus "sub")
 654                          (ss_plus "qadd")
 655                          (us_plus "qadd")
 656                          (ss_minus "qsub")
 657                          (us_minus "qsub")
 658                          (ss_neg "qneg")
 659                          (ss_abs "qabs")
 660                          (eq "eq")
 661                          (ne "ne")
 662                          (lt "lt")
 663                          (ge "ge")
 664                          (le "le")
 665                          (gt "gt")
 666                          (ltu "ltu")
 667                          (leu "leu")
 668                          (geu "geu")
 669                          (gtu "gtu")])
 670
 671 ;; For comparison operators we use the FCM* and CM* instructions.
 672 ;; As there are no CMLE or CMLT instructions which act on 3 vector
 673 ;; operands, we must use CMGE or CMGT and swap the order of the
 674 ;; source operands.
 675
 676 (define_code_attr n_optab [(lt "gt") (le "ge") (eq "eq") (ge "ge") (gt "gt")
 677                            (ltu "hi") (leu "hs") (geu "hs") (gtu "hi")])
 678 (define_code_attr cmp_1   [(lt "2") (le "2") (eq "1") (ge "1") (gt "1")
 679                            (ltu "2") (leu "2") (geu "1") (gtu "1")])
 680 (define_code_attr cmp_2   [(lt "1") (le "1") (eq "2") (ge "2") (gt "2")
 681                            (ltu "1") (leu "1") (geu "2") (gtu "2")])
 682
 683 (define_code_attr CMP [(lt "LT") (le "LE") (eq "EQ") (ge "GE") (gt "GT")
 684                            (ltu "LTU") (leu "LEU") (geu "GEU") (gtu "GTU")])
 685
 686 (define_code_attr fix_trunc_optab [(fix "fix_trunc")
 687                                    (unsigned_fix "fixuns_trunc")])
 688
 689 ;; Optab prefix for sign/zero-extending operations
 690 (define_code_attr su_optab [(sign_extend "") (zero_extend "u")
 691                             (div "") (udiv "u")
 692                             (fix "") (unsigned_fix "u")
 693                             (float "s") (unsigned_float "u")
 694                             (ss_plus "s") (us_plus "u")
 695                             (ss_minus "s") (us_minus "u")])
 696
 697 ;; Similar for the instruction mnemonics
 698 (define_code_attr shift [(ashift "lsl") (ashiftrt "asr")
 699                          (lshiftrt "lsr") (rotatert "ror")])
 700
 701 ;; Map shift operators onto underlying bit-field instructions
 702 (define_code_attr bfshift [(ashift "ubfiz") (ashiftrt "sbfx")
 703                            (lshiftrt "ubfx") (rotatert "extr")])
 704
 705 ;; Logical operator instruction mnemonics
 706 (define_code_attr logical [(and "and") (ior "orr") (xor "eor")])
 707
 708 ;; Similar, but when not(op)
 709 (define_code_attr nlogical [(and "bic") (ior "orn") (xor "eon")])
 710
 711 ;; Sign- or zero-extending load
 712 (define_code_attr ldrxt [(sign_extend "ldrs") (zero_extend "ldr")])
 713
 714 ;; Sign- or zero-extending data-op
 715 (define_code_attr su [(sign_extend "s") (zero_extend "u")
 716                       (sign_extract "s") (zero_extract "u")
 717                       (fix "s") (unsigned_fix "u")
 718                       (div "s") (udiv "u")
 719                       (smax "s") (umax "u")
 720                       (smin "s") (umin "u")])
 721
 722 ;; Emit cbz/cbnz depending on comparison type.
 723 (define_code_attr cbz [(eq "cbz") (ne "cbnz") (lt "cbnz") (ge "cbz")])
 724
 725 ;; Emit tbz/tbnz depending on comparison type.
 726 (define_code_attr tbz [(eq "tbz") (ne "tbnz") (lt "tbnz") (ge "tbz")])
 727
 728 ;; Max/min attributes.
 729 (define_code_attr maxmin [(smax "max")
 730                           (smin "min")
 731                           (umax "max")
 732                           (umin "min")])
 733
 734 ;; MLA/MLS attributes.
 735 (define_code_attr as [(ss_plus "a") (ss_minus "s")])
 736
 737 ;; Atomic operations
 738 (define_code_attr atomic_optab
 739   [(ior "or") (xor "xor") (and "and") (plus "add") (minus "sub")])
 740
 741 (define_code_attr atomic_op_operand
 742   [(ior "aarch64_logical_operand")
 743    (xor "aarch64_logical_operand")
 744    (and "aarch64_logical_operand")
 745    (plus "aarch64_plus_operand")
 746    (minus "aarch64_plus_operand")])
 747
 748 ;; -------------------------------------------------------------------
 749 ;; Int Iterators.
 750 ;; -------------------------------------------------------------------
 751 (define_int_iterator MAXMINV [UNSPEC_UMAXV UNSPEC_UMINV
 752                               UNSPEC_SMAXV UNSPEC_SMINV])
 753
 754 (define_int_iterator FMAXMINV [UNSPEC_FMAXV UNSPEC_FMINV
 755                                UNSPEC_FMAXNMV UNSPEC_FMINNMV])
 756
 757 (define_int_iterator SUADDV [UNSPEC_SADDV UNSPEC_UADDV])
 758
 759 (define_int_iterator HADDSUB [UNSPEC_SHADD UNSPEC_UHADD
 760                               UNSPEC_SRHADD UNSPEC_URHADD
 761                               UNSPEC_SHSUB UNSPEC_UHSUB
 762                               UNSPEC_SRHSUB UNSPEC_URHSUB])
 763
 764
 765 (define_int_iterator ADDSUBHN [UNSPEC_ADDHN UNSPEC_RADDHN
 766                                UNSPEC_SUBHN UNSPEC_RSUBHN])
 767
 768 (define_int_iterator ADDSUBHN2 [UNSPEC_ADDHN2 UNSPEC_RADDHN2
 769                                 UNSPEC_SUBHN2 UNSPEC_RSUBHN2])
 770
 771 (define_int_iterator FMAXMIN_UNS [UNSPEC_FMAX UNSPEC_FMIN])
 772
 773 (define_int_iterator VQDMULH [UNSPEC_SQDMULH UNSPEC_SQRDMULH])
 774
 775 (define_int_iterator USSUQADD [UNSPEC_SUQADD UNSPEC_USQADD])
 776
 777 (define_int_iterator SUQMOVN [UNSPEC_SQXTN UNSPEC_UQXTN])
 778
 779 (define_int_iterator VSHL [UNSPEC_SSHL UNSPEC_USHL
 780                            UNSPEC_SRSHL UNSPEC_URSHL])
 781
 782 (define_int_iterator VSHLL [UNSPEC_SSHLL UNSPEC_USHLL])
 783
 784 (define_int_iterator VQSHL [UNSPEC_SQSHL UNSPEC_UQSHL
 785                             UNSPEC_SQRSHL UNSPEC_UQRSHL])
 786
 787 (define_int_iterator VSRA [UNSPEC_SSRA UNSPEC_USRA
 788                              UNSPEC_SRSRA UNSPEC_URSRA])
 789
 790 (define_int_iterator VSLRI [UNSPEC_SSLI UNSPEC_USLI
 791                               UNSPEC_SSRI UNSPEC_USRI])
 792
 793
 794 (define_int_iterator VRSHR_N [UNSPEC_SRSHR UNSPEC_URSHR])
 795
 796 (define_int_iterator VQSHL_N [UNSPEC_SQSHLU UNSPEC_SQSHL UNSPEC_UQSHL])
 797
 798 (define_int_iterator VQSHRN_N [UNSPEC_SQSHRUN UNSPEC_SQRSHRUN
 799                                UNSPEC_SQSHRN UNSPEC_UQSHRN
 800                                UNSPEC_SQRSHRN UNSPEC_UQRSHRN])
 801
 802 (define_int_iterator PERMUTE [UNSPEC_ZIP1 UNSPEC_ZIP2
 803                               UNSPEC_TRN1 UNSPEC_TRN2
 804                               UNSPEC_UZP1 UNSPEC_UZP2])
 805
 806 (define_int_iterator FRINT [UNSPEC_FRINTZ UNSPEC_FRINTP UNSPEC_FRINTM
 807                              UNSPEC_FRINTN UNSPEC_FRINTI UNSPEC_FRINTX
 808                              UNSPEC_FRINTA])
 809
 810 (define_int_iterator FCVT [UNSPEC_FRINTZ UNSPEC_FRINTP UNSPEC_FRINTM
 811                             UNSPEC_FRINTA UNSPEC_FRINTN])
 812
 813 (define_int_iterator FRECP [UNSPEC_FRECPE UNSPEC_FRECPX])
 814
 815 ;; -------------------------------------------------------------------
 816 ;; Int Iterators Attributes.
 817 ;; -------------------------------------------------------------------
 818 (define_int_attr  maxmin_uns [(UNSPEC_UMAXV "umax")
 819                               (UNSPEC_UMINV "umin")
 820                               (UNSPEC_SMAXV "smax")
 821                               (UNSPEC_SMINV "smin")
 822                               (UNSPEC_FMAX  "smax_nan")
 823                               (UNSPEC_FMAXNMV "smax")
 824                               (UNSPEC_FMAXV "smax_nan")
 825                               (UNSPEC_FMIN "smin_nan")
 826                               (UNSPEC_FMINNMV "smin")
 827                               (UNSPEC_FMINV "smin_nan")])
 828
 829 (define_int_attr  maxmin_uns_op [(UNSPEC_UMAXV "umax")
 830                                  (UNSPEC_UMINV "umin")
 831                                  (UNSPEC_SMAXV "smax")
 832                                  (UNSPEC_SMINV "smin")
 833                                  (UNSPEC_FMAX "fmax")
 834                                  (UNSPEC_FMAXNMV "fmaxnm")
 835                                  (UNSPEC_FMAXV "fmax")
 836                                  (UNSPEC_FMIN "fmin")
 837                                  (UNSPEC_FMINNMV "fminnm")
 838                                  (UNSPEC_FMINV "fmin")])
 839
 840 (define_int_attr sur [(UNSPEC_SHADD "s") (UNSPEC_UHADD "u")
 841                       (UNSPEC_SRHADD "sr") (UNSPEC_URHADD "ur")
 842                       (UNSPEC_SHSUB "s") (UNSPEC_UHSUB "u")
 843                       (UNSPEC_SRHSUB "sr") (UNSPEC_URHSUB "ur")
 844                       (UNSPEC_ADDHN "") (UNSPEC_RADDHN "r")
 845                       (UNSPEC_SUBHN "") (UNSPEC_RSUBHN "r")
 846                       (UNSPEC_ADDHN2 "") (UNSPEC_RADDHN2 "r")
 847                       (UNSPEC_SUBHN2 "") (UNSPEC_RSUBHN2 "r")
 848                       (UNSPEC_SQXTN "s") (UNSPEC_UQXTN "u")
 849                       (UNSPEC_USQADD "us") (UNSPEC_SUQADD "su")
 850                       (UNSPEC_SADDV "s") (UNSPEC_UADDV "u")
 851                       (UNSPEC_SSLI  "s") (UNSPEC_USLI  "u")
 852                       (UNSPEC_SSRI  "s") (UNSPEC_USRI  "u")
 853                       (UNSPEC_USRA  "u") (UNSPEC_SSRA  "s")
 854                       (UNSPEC_URSRA  "ur") (UNSPEC_SRSRA  "sr")
 855                       (UNSPEC_URSHR  "ur") (UNSPEC_SRSHR  "sr")
 856                       (UNSPEC_SQSHLU "s") (UNSPEC_SQSHL   "s")
 857                       (UNSPEC_UQSHL  "u")
 858                       (UNSPEC_SQSHRUN "s") (UNSPEC_SQRSHRUN "s")
 859                       (UNSPEC_SQSHRN "s")  (UNSPEC_UQSHRN "u")
 860                       (UNSPEC_SQRSHRN "s") (UNSPEC_UQRSHRN "u")
 861                       (UNSPEC_USHL  "u")   (UNSPEC_SSHL  "s")
 862                       (UNSPEC_USHLL  "u")  (UNSPEC_SSHLL "s")
 863                       (UNSPEC_URSHL  "ur") (UNSPEC_SRSHL  "sr")
 864                       (UNSPEC_UQRSHL  "u") (UNSPEC_SQRSHL  "s")
 865 ])
 866
 867 (define_int_attr r [(UNSPEC_SQDMULH "") (UNSPEC_SQRDMULH "r")
 868                     (UNSPEC_SQSHRUN "") (UNSPEC_SQRSHRUN "r")
 869                     (UNSPEC_SQSHRN "")  (UNSPEC_UQSHRN "")
 870                     (UNSPEC_SQRSHRN "r") (UNSPEC_UQRSHRN "r")
 871                     (UNSPEC_SQSHL   "")  (UNSPEC_UQSHL  "")
 872                     (UNSPEC_SQRSHL   "r")(UNSPEC_UQRSHL  "r")
 873 ])
 874
 875 (define_int_attr lr [(UNSPEC_SSLI  "l") (UNSPEC_USLI  "l")
 876                      (UNSPEC_SSRI  "r") (UNSPEC_USRI  "r")])
 877
 878 (define_int_attr u [(UNSPEC_SQSHLU "u") (UNSPEC_SQSHL "") (UNSPEC_UQSHL "")
 879                     (UNSPEC_SQSHRUN "u") (UNSPEC_SQRSHRUN "u")
 880                     (UNSPEC_SQSHRN "")  (UNSPEC_UQSHRN "")
 881                     (UNSPEC_SQRSHRN "") (UNSPEC_UQRSHRN "")])
 882
 883 (define_int_attr addsub [(UNSPEC_SHADD "add")
 884                          (UNSPEC_UHADD "add")
 885                          (UNSPEC_SRHADD "add")
 886                          (UNSPEC_URHADD "add")
 887                          (UNSPEC_SHSUB "sub")
 888                          (UNSPEC_UHSUB "sub")
 889                          (UNSPEC_SRHSUB "sub")
 890                          (UNSPEC_URHSUB "sub")
 891                          (UNSPEC_ADDHN "add")
 892                          (UNSPEC_SUBHN "sub")
 893                          (UNSPEC_RADDHN "add")
 894                          (UNSPEC_RSUBHN "sub")
 895                          (UNSPEC_ADDHN2 "add")
 896                          (UNSPEC_SUBHN2 "sub")
 897                          (UNSPEC_RADDHN2 "add")
 898                          (UNSPEC_RSUBHN2 "sub")])
 899
 900 (define_int_attr offsetlr [(UNSPEC_SSLI "1") (UNSPEC_USLI "1")
 901                            (UNSPEC_SSRI "0") (UNSPEC_USRI "0")])
 902
 903 ;; Standard pattern names for floating-point rounding instructions.
 904 (define_int_attr frint_pattern [(UNSPEC_FRINTZ "btrunc")
 905                                 (UNSPEC_FRINTP "ceil")
 906                                 (UNSPEC_FRINTM "floor")
 907                                 (UNSPEC_FRINTI "nearbyint")
 908                                 (UNSPEC_FRINTX "rint")
 909                                 (UNSPEC_FRINTA "round")
 910                                 (UNSPEC_FRINTN "frintn")])
 911
 912 ;; frint suffix for floating-point rounding instructions.
 913 (define_int_attr frint_suffix [(UNSPEC_FRINTZ "z") (UNSPEC_FRINTP "p")
 914                                (UNSPEC_FRINTM "m") (UNSPEC_FRINTI "i")
 915                                (UNSPEC_FRINTX "x") (UNSPEC_FRINTA "a")
 916                                (UNSPEC_FRINTN "n")])
 917
 918 (define_int_attr fcvt_pattern [(UNSPEC_FRINTZ "btrunc") (UNSPEC_FRINTA "round")
 919                                (UNSPEC_FRINTP "ceil") (UNSPEC_FRINTM "floor")
 920                                (UNSPEC_FRINTN "frintn")])
 921
 922 (define_int_attr perm_insn [(UNSPEC_ZIP1 "zip") (UNSPEC_ZIP2 "zip")
 923                             (UNSPEC_TRN1 "trn") (UNSPEC_TRN2 "trn")
 924                             (UNSPEC_UZP1 "uzp") (UNSPEC_UZP2 "uzp")])
 925
 926 (define_int_attr perm_hilo [(UNSPEC_ZIP1 "1") (UNSPEC_ZIP2 "2")
 927                             (UNSPEC_TRN1 "1") (UNSPEC_TRN2 "2")
 928                             (UNSPEC_UZP1 "1") (UNSPEC_UZP2 "2")])
 929
 930 (define_int_attr frecp_suffix  [(UNSPEC_FRECPE "e") (UNSPEC_FRECPX "x")])