gcc/config/aarch64/iterators.md

   1 ;; Machine description for AArch64 architecture.
   2 ;; Copyright (C) 2009-2013 Free Software Foundation, Inc.
   3 ;; Contributed by ARM Ltd.
   4 ;;
   5 ;; This file is part of GCC.
   6 ;;
   7 ;; GCC is free software; you can redistribute it and/or modify it
   8 ;; under the terms of the GNU General Public License as published by
   9 ;; the Free Software Foundation; either version 3, or (at your option)
  10 ;; any later version.
  11 ;;
  12 ;; GCC is distributed in the hope that it will be useful, but
  13 ;; WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ;; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  15 ;; General Public License for more details.
  16 ;;
  17 ;; You should have received a copy of the GNU General Public License
  18 ;; along with GCC; see the file COPYING3.  If not see
  19 ;; <http://www.gnu.org/licenses/>.
  20
  21 ;; -------------------------------------------------------------------
  22 ;; Mode Iterators
  23 ;; -------------------------------------------------------------------
  24
  25
  26 ;; Iterator for General Purpose Integer registers (32- and 64-bit modes)
  27 (define_mode_iterator GPI [SI DI])
  28
  29 ;; Iterator for QI and HI modes
  30 (define_mode_iterator SHORT [QI HI])
  31
  32 ;; Iterator for all integer modes (up to 64-bit)
  33 (define_mode_iterator ALLI [QI HI SI DI])
  34
  35 ;; Iterator scalar modes (up to 64-bit)
  36 (define_mode_iterator SDQ_I [QI HI SI DI])
  37
  38 ;; Iterator for all integer modes that can be extended (up to 64-bit)
  39 (define_mode_iterator ALLX [QI HI SI])
  40
  41 ;; Iterator for General Purpose Floating-point registers (32- and 64-bit modes)
  42 (define_mode_iterator GPF [SF DF])
  43
  44 ;; Integer vector modes.
  45 (define_mode_iterator VDQ [V8QI V16QI V4HI V8HI V2SI V4SI V2DI])
  46
  47 ;; Integer vector modes.
  48 (define_mode_iterator VDQ_I [V8QI V16QI V4HI V8HI V2SI V4SI V2DI])
  49
  50 ;; vector and scalar, 64 & 128-bit container, all integer modes
  51 (define_mode_iterator VSDQ_I [V8QI V16QI V4HI V8HI V2SI V4SI V2DI QI HI SI DI])
  52
  53 ;; vector and scalar, 64 & 128-bit container: all vector integer modes;
  54 ;; 64-bit scalar integer mode
  55 (define_mode_iterator VSDQ_I_DI [V8QI V16QI V4HI V8HI V2SI V4SI V2DI DI])
  56
  57 ;; Double vector modes.
  58 (define_mode_iterator VD [V8QI V4HI V2SI V2SF])
  59
  60 ;; vector, 64-bit container, all integer modes
  61 (define_mode_iterator VD_BHSI [V8QI V4HI V2SI])
  62
  63 ;; 128 and 64-bit container; 8, 16, 32-bit vector integer modes
  64 (define_mode_iterator VDQ_BHSI [V8QI V16QI V4HI V8HI V2SI V4SI])
  65
  66 ;; Quad vector modes.
  67 (define_mode_iterator VQ [V16QI V8HI V4SI V2DI V4SF V2DF])
  68
  69 ;; All vector modes, except double.
  70 (define_mode_iterator VQ_S [V8QI V16QI V4HI V8HI V2SI V4SI])
  71
  72 ;; Vector and scalar, 64 & 128-bit container: all vector integer mode;
  73 ;; 8, 16, 32-bit scalar integer modes
  74 (define_mode_iterator VSDQ_I_BHSI [V8QI V16QI V4HI V8HI V2SI V4SI V2DI QI HI SI])
  75
  76 ;; Vector modes for moves.
  77 (define_mode_iterator VDQM [V8QI V16QI V4HI V8HI V2SI V4SI])
  78
  79 ;; This mode iterator allows :PTR to be used for patterns that operate on
  80 ;; pointer-sized quantities.  Exactly one of the two alternatives will match.
  81 (define_mode_iterator PTR [(SI "Pmode == SImode") (DI "Pmode == DImode")])
  82
  83 ;; Vector Float modes.
  84 (define_mode_iterator VDQF [V2SF V4SF V2DF])
  85
  86 ;; Vector Float modes with 2 elements.
  87 (define_mode_iterator V2F [V2SF V2DF])
  88
  89 ;; All modes.
  90 (define_mode_iterator VALL [V8QI V16QI V4HI V8HI V2SI V4SI V2DI V2SF V4SF V2DF])
  91
  92 ;; All vector modes and DI.
  93 (define_mode_iterator VALLDI [V8QI V16QI V4HI V8HI V2SI V4SI V2DI V2SF V4SF V2DF DI])
  94
  95 ;; Vector modes for Integer reduction across lanes.
  96 (define_mode_iterator VDQV [V8QI V16QI V4HI V8HI V4SI])
  97
  98 ;; All double integer narrow-able modes.
  99 (define_mode_iterator VDN [V4HI V2SI DI])
 100
 101 ;; All quad integer narrow-able modes.
 102 (define_mode_iterator VQN [V8HI V4SI V2DI])
 103
 104 ;; All double integer widen-able modes.
 105 (define_mode_iterator VDW [V8QI V4HI V2SI])
 106
 107 ;; Vector and scalar 128-bit container: narrowable 16, 32, 64-bit integer modes
 108 (define_mode_iterator VSQN_HSDI [V8HI V4SI V2DI HI SI DI])
 109
 110 ;; All quad integer widen-able modes.
 111 (define_mode_iterator VQW [V16QI V8HI V4SI])
 112
 113 ;; Double vector modes for combines.
 114 (define_mode_iterator VDC [V8QI V4HI V2SI V2SF DI DF])
 115
 116 ;; Double vector modes for combines.
 117 (define_mode_iterator VDIC [V8QI V4HI V2SI])
 118
 119 ;; Double vector modes.
 120 (define_mode_iterator VD_RE [V8QI V4HI V2SI DI DF V2SF])
 121
 122 ;; Vector modes except double int.
 123 (define_mode_iterator VDQIF [V8QI V16QI V4HI V8HI V2SI V4SI V2SF V4SF V2DF])
 124
 125 ;; Vector modes for H and S types.
 126 (define_mode_iterator VDQHS [V4HI V8HI V2SI V4SI])
 127
 128 ;; Vector and scalar integer modes for H and S
 129 (define_mode_iterator VSDQ_HSI [V4HI V8HI V2SI V4SI HI SI])
 130
 131 ;; Vector and scalar 64-bit container: 16, 32-bit integer modes
 132 (define_mode_iterator VSD_HSI [V4HI V2SI HI SI])
 133
 134 ;; Vector 64-bit container: 16, 32-bit integer modes
 135 (define_mode_iterator VD_HSI [V4HI V2SI])
 136
 137 ;; Scalar 64-bit container: 16, 32-bit integer modes
 138 (define_mode_iterator SD_HSI [HI SI])
 139
 140 ;; Vector 64-bit container: 16, 32-bit integer modes
 141 (define_mode_iterator VQ_HSI [V8HI V4SI])
 142
 143 ;; All byte modes.
 144 (define_mode_iterator VB [V8QI V16QI])
 145
 146 (define_mode_iterator TX [TI TF])
 147
 148 ;; Opaque structure modes.
 149 (define_mode_iterator VSTRUCT [OI CI XI])
 150
 151 ;; Double scalar modes
 152 (define_mode_iterator DX [DI DF])
 153
 154 ;; ------------------------------------------------------------------
 155 ;; Unspec enumerations for Advance SIMD. These could well go into
 156 ;; aarch64.md but for their use in int_iterators here.
 157 ;; ------------------------------------------------------------------
 158
 159 (define_c_enum "unspec"
 160  [
 161     UNSPEC_ASHIFT_SIGNED        ; Used in aarch-simd.md.
 162     UNSPEC_ASHIFT_UNSIGNED      ; Used in aarch64-simd.md.
 163     UNSPEC_FMAXV        ; Used in aarch64-simd.md.
 164     UNSPEC_FMINV        ; Used in aarch64-simd.md.
 165     UNSPEC_FADDV        ; Used in aarch64-simd.md.
 166     UNSPEC_ADDV         ; Used in aarch64-simd.md.
 167     UNSPEC_SMAXV        ; Used in aarch64-simd.md.
 168     UNSPEC_SMINV        ; Used in aarch64-simd.md.
 169     UNSPEC_UMAXV        ; Used in aarch64-simd.md.
 170     UNSPEC_UMINV        ; Used in aarch64-simd.md.
 171     UNSPEC_SHADD        ; Used in aarch64-simd.md.
 172     UNSPEC_UHADD        ; Used in aarch64-simd.md.
 173     UNSPEC_SRHADD       ; Used in aarch64-simd.md.
 174     UNSPEC_URHADD       ; Used in aarch64-simd.md.
 175     UNSPEC_SHSUB        ; Used in aarch64-simd.md.
 176     UNSPEC_UHSUB        ; Used in aarch64-simd.md.
 177     UNSPEC_SRHSUB       ; Used in aarch64-simd.md.
 178     UNSPEC_URHSUB       ; Used in aarch64-simd.md.
 179     UNSPEC_ADDHN        ; Used in aarch64-simd.md.
 180     UNSPEC_RADDHN       ; Used in aarch64-simd.md.
 181     UNSPEC_SUBHN        ; Used in aarch64-simd.md.
 182     UNSPEC_RSUBHN       ; Used in aarch64-simd.md.
 183     UNSPEC_ADDHN2       ; Used in aarch64-simd.md.
 184     UNSPEC_RADDHN2      ; Used in aarch64-simd.md.
 185     UNSPEC_SUBHN2       ; Used in aarch64-simd.md.
 186     UNSPEC_RSUBHN2      ; Used in aarch64-simd.md.
 187     UNSPEC_SQDMULH      ; Used in aarch64-simd.md.
 188     UNSPEC_SQRDMULH     ; Used in aarch64-simd.md.
 189     UNSPEC_PMUL         ; Used in aarch64-simd.md.
 190     UNSPEC_USQADD       ; Used in aarch64-simd.md.
 191     UNSPEC_SUQADD       ; Used in aarch64-simd.md.
 192     UNSPEC_SQXTUN       ; Used in aarch64-simd.md.
 193     UNSPEC_SQXTN        ; Used in aarch64-simd.md.
 194     UNSPEC_UQXTN        ; Used in aarch64-simd.md.
 195     UNSPEC_SSRA         ; Used in aarch64-simd.md.
 196     UNSPEC_USRA         ; Used in aarch64-simd.md.
 197     UNSPEC_SRSRA        ; Used in aarch64-simd.md.
 198     UNSPEC_URSRA        ; Used in aarch64-simd.md.
 199     UNSPEC_SRSHR        ; Used in aarch64-simd.md.
 200     UNSPEC_URSHR        ; Used in aarch64-simd.md.
 201     UNSPEC_SQSHLU       ; Used in aarch64-simd.md.
 202     UNSPEC_SQSHL        ; Used in aarch64-simd.md.
 203     UNSPEC_UQSHL        ; Used in aarch64-simd.md.
 204     UNSPEC_SQSHRUN      ; Used in aarch64-simd.md.
 205     UNSPEC_SQRSHRUN     ; Used in aarch64-simd.md.
 206     UNSPEC_SQSHRN       ; Used in aarch64-simd.md.
 207     UNSPEC_UQSHRN       ; Used in aarch64-simd.md.
 208     UNSPEC_SQRSHRN      ; Used in aarch64-simd.md.
 209     UNSPEC_UQRSHRN      ; Used in aarch64-simd.md.
 210     UNSPEC_SSHL         ; Used in aarch64-simd.md.
 211     UNSPEC_USHL         ; Used in aarch64-simd.md.
 212     UNSPEC_SRSHL        ; Used in aarch64-simd.md.
 213     UNSPEC_URSHL        ; Used in aarch64-simd.md.
 214     UNSPEC_SQRSHL       ; Used in aarch64-simd.md.
 215     UNSPEC_UQRSHL       ; Used in aarch64-simd.md.
 216     UNSPEC_CMEQ         ; Used in aarch64-simd.md.
 217     UNSPEC_CMLE         ; Used in aarch64-simd.md.
 218     UNSPEC_CMLT         ; Used in aarch64-simd.md.
 219     UNSPEC_CMGE         ; Used in aarch64-simd.md.
 220     UNSPEC_CMGT         ; Used in aarch64-simd.md.
 221     UNSPEC_CMHS         ; Used in aarch64-simd.md.
 222     UNSPEC_CMHI         ; Used in aarch64-simd.md.
 223     UNSPEC_SSLI         ; Used in aarch64-simd.md.
 224     UNSPEC_USLI         ; Used in aarch64-simd.md.
 225     UNSPEC_SSRI         ; Used in aarch64-simd.md.
 226     UNSPEC_USRI         ; Used in aarch64-simd.md.
 227     UNSPEC_SSHLL        ; Used in aarch64-simd.md.
 228     UNSPEC_USHLL        ; Used in aarch64-simd.md.
 229     UNSPEC_ADDP         ; Used in aarch64-simd.md.
 230     UNSPEC_CMTST        ; Used in aarch64-simd.md.
 231     UNSPEC_FMAX         ; Used in aarch64-simd.md.
 232     UNSPEC_FMIN         ; Used in aarch64-simd.md.
 233     UNSPEC_BSL          ; Used in aarch64-simd.md.
 234     UNSPEC_TBL          ; Used in vector permute patterns.
 235     UNSPEC_CONCAT       ; Used in vector permute patterns.
 236     UNSPEC_ZIP1         ; Used in vector permute patterns.
 237     UNSPEC_ZIP2         ; Used in vector permute patterns.
 238     UNSPEC_UZP1         ; Used in vector permute patterns.
 239     UNSPEC_UZP2         ; Used in vector permute patterns.
 240     UNSPEC_TRN1         ; Used in vector permute patterns.
 241     UNSPEC_TRN2         ; Used in vector permute patterns.
 242 ])
 243
 244 ;; -------------------------------------------------------------------
 245 ;; Mode attributes
 246 ;; -------------------------------------------------------------------
 247
 248 ;; In GPI templates, a string like "%<w>0" will expand to "%w0" in the
 249 ;; 32-bit version and "%x0" in the 64-bit version.
 250 (define_mode_attr w [(QI "w") (HI "w") (SI "w") (DI "x") (SF "s") (DF "d")])
 251
 252 ;; For scalar usage of vector/FP registers
 253 (define_mode_attr v [(QI "b") (HI "h") (SI "s") (DI "d")
 254                     (V8QI "") (V16QI "")
 255                     (V4HI "") (V8HI "")
 256                     (V2SI "") (V4SI  "")
 257                     (V2DI "") (V2SF "")
 258                     (V4SF "") (V2DF "")])
 259
 260 ;; For scalar usage of vector/FP registers, narrowing
 261 (define_mode_attr vn2 [(QI "") (HI "b") (SI "h") (DI "s")
 262                     (V8QI "") (V16QI "")
 263                     (V4HI "") (V8HI "")
 264                     (V2SI "") (V4SI  "")
 265                     (V2DI "") (V2SF "")
 266                     (V4SF "") (V2DF "")])
 267
 268 ;; For scalar usage of vector/FP registers, widening
 269 (define_mode_attr vw2 [(DI "") (QI "h") (HI "s") (SI "d")
 270                     (V8QI "") (V16QI "")
 271                     (V4HI "") (V8HI "")
 272                     (V2SI "") (V4SI  "")
 273                     (V2DI "") (V2SF "")
 274                     (V4SF "") (V2DF "")])
 275
 276 ;; Map a floating point mode to the appropriate register name prefix
 277 (define_mode_attr s [(SF "s") (DF "d")])
 278
 279 ;; Give the length suffix letter for a sign- or zero-extension.
 280 (define_mode_attr size [(QI "b") (HI "h") (SI "w")])
 281
 282 ;; Give the number of bits in the mode
 283 (define_mode_attr sizen [(QI "8") (HI "16") (SI "32") (DI "64")])
 284
 285 ;; Give the ordinal of the MSB in the mode
 286 (define_mode_attr sizem1 [(QI "#7") (HI "#15") (SI "#31") (DI "#63")])
 287
 288 ;; Attribute to describe constants acceptable in logical operations
 289 (define_mode_attr lconst [(SI "K") (DI "L")])
 290
 291 ;; Map a mode to a specific constraint character.
 292 (define_mode_attr cmode [(QI "q") (HI "h") (SI "s") (DI "d")])
 293
 294 (define_mode_attr Vtype [(V8QI "8b") (V16QI "16b")
 295                          (V4HI "4h") (V8HI  "8h")
 296                          (V2SI "2s") (V4SI  "4s")
 297                          (DI   "1d") (DF    "1d")
 298                          (V2DI "2d") (V2SF "2s")
 299                          (V4SF "4s") (V2DF "2d")])
 300
 301 (define_mode_attr Vmtype [(V8QI ".8b") (V16QI ".16b")
 302                          (V4HI ".4h") (V8HI  ".8h")
 303                          (V2SI ".2s") (V4SI  ".4s")
 304                          (V2DI ".2d") (V2SF ".2s")
 305                          (V4SF ".4s") (V2DF ".2d")
 306                          (DI   "")    (SI   "")
 307                          (HI   "")    (QI   "")
 308                          (TI   "")])
 309
 310 ;; Register suffix narrowed modes for VQN.
 311 (define_mode_attr Vmntype [(V8HI ".8b") (V4SI ".4h")
 312                            (V2DI ".2s")
 313                            (DI   "")    (SI   "")
 314                            (HI   "")])
 315
 316 ;; Mode-to-individual element type mapping.
 317 (define_mode_attr Vetype [(V8QI "b") (V16QI "b")
 318                           (V4HI "h") (V8HI  "h")
 319                           (V2SI "s") (V4SI  "s")
 320                           (V2DI "d") (V2SF  "s")
 321                           (V4SF "s") (V2DF  "d")
 322                           (QI "b")   (HI "h")
 323                           (SI "s")   (DI "d")])
 324
 325 ;; Mode-to-bitwise operation type mapping.
 326 (define_mode_attr Vbtype [(V8QI "8b")  (V16QI "16b")
 327                           (V4HI "8b") (V8HI  "16b")
 328                           (V2SI "8b") (V4SI  "16b")
 329                           (V2DI "16b") (V2SF  "8b")
 330                           (V4SF "16b") (V2DF  "16b")])
 331
 332 ;; Define element mode for each vector mode.
 333 (define_mode_attr VEL [(V8QI "QI") (V16QI "QI")
 334                         (V4HI "HI") (V8HI "HI")
 335                         (V2SI "SI") (V4SI "SI")
 336                         (DI "DI")   (V2DI "DI")
 337                         (V2SF "SF") (V4SF "SF")
 338                         (V2DF "DF")
 339                         (SI   "SI") (HI   "HI")
 340                         (QI   "QI")])
 341
 342 ;; Define container mode for lane selection.
 343 (define_mode_attr VCON [(V8QI "V16QI") (V16QI "V16QI")
 344                         (V4HI "V8HI") (V8HI "V8HI")
 345                         (V2SI "V4SI") (V4SI "V4SI")
 346                         (DI   "V2DI") (V2DI "V2DI")
 347                         (V2SF "V2SF") (V4SF "V4SF")
 348                         (V2DF "V2DF") (SI   "V4SI")
 349                         (HI   "V8HI") (QI   "V16QI")])
 350
 351 ;; Half modes of all vector modes.
 352 (define_mode_attr VHALF [(V8QI "V4QI")  (V16QI "V8QI")
 353                          (V4HI "V2HI")  (V8HI  "V4HI")
 354                          (V2SI "SI")    (V4SI  "V2SI")
 355                          (V2DI "DI")    (V2SF  "SF")
 356                          (V4SF "V2SF")  (V2DF  "DF")])
 357
 358 ;; Double modes of vector modes.
 359 (define_mode_attr VDBL [(V8QI "V16QI") (V4HI "V8HI")
 360                         (V2SI "V4SI")  (V2SF "V4SF")
 361                         (SI   "V2SI")  (DI   "V2DI")
 362                         (DF   "V2DF")])
 363
 364 ;; Double modes of vector modes (lower case).
 365 (define_mode_attr Vdbl [(V8QI "v16qi") (V4HI "v8hi")
 366                         (V2SI "v4si")  (V2SF "v4sf")
 367                         (SI   "v2si")  (DI   "v2di")])
 368
 369 ;; Narrowed modes for VDN.
 370 (define_mode_attr VNARROWD [(V4HI "V8QI") (V2SI "V4HI")
 371                             (DI   "V2SI")])
 372
 373 ;; Narrowed double-modes for VQN (Used for XTN).
 374 (define_mode_attr VNARROWQ [(V8HI "V8QI") (V4SI "V4HI")
 375                             (V2DI "V2SI")
 376                             (DI   "SI")   (SI   "HI")
 377                             (HI   "QI")])
 378
 379 ;; Narrowed quad-modes for VQN (Used for XTN2).
 380 (define_mode_attr VNARROWQ2 [(V8HI "V16QI") (V4SI "V8HI")
 381                              (V2DI "V4SI")])
 382
 383 ;; Register suffix narrowed modes for VQN.
 384 (define_mode_attr Vntype [(V8HI "8b") (V4SI "4h")
 385                           (V2DI "2s")])
 386
 387 ;; Register suffix narrowed modes for VQN.
 388 (define_mode_attr V2ntype [(V8HI "16b") (V4SI "8h")
 389                            (V2DI "4s")])
 390
 391 ;; Widened modes of vector modes.
 392 (define_mode_attr VWIDE [(V8QI "V8HI") (V4HI "V4SI")
 393                          (V2SI "V2DI") (V16QI "V8HI")
 394                          (V8HI "V4SI") (V4SI "V2DI")
 395                          (HI "SI")     (SI "DI")]
 396
 397 )
 398
 399 ;; Widened mode register suffixes for VDW/VQW.
 400 (define_mode_attr Vwtype [(V8QI "8h") (V4HI "4s")
 401                           (V2SI "2d") (V16QI "8h")
 402                           (V8HI "4s") (V4SI "2d")])
 403
 404 ;; Widened mode register suffixes for VDW/VQW.
 405 (define_mode_attr Vmwtype [(V8QI ".8h") (V4HI ".4s")
 406                            (V2SI ".2d") (V16QI ".8h")
 407                            (V8HI ".4s") (V4SI ".2d")
 408                            (SI   "")    (HI   "")])
 409
 410 ;; Lower part register suffixes for VQW.
 411 (define_mode_attr Vhalftype [(V16QI "8b") (V8HI "4h")
 412                              (V4SI "2s")])
 413
 414 ;; Define corresponding core/FP element mode for each vector mode.
 415 (define_mode_attr vw   [(V8QI "w") (V16QI "w")
 416                         (V4HI "w") (V8HI "w")
 417                         (V2SI "w") (V4SI "w")
 418                         (DI   "x") (V2DI "x")
 419                         (V2SF "s") (V4SF "s")
 420                         (V2DF "d")])
 421
 422 ;; Double vector types for ALLX.
 423 (define_mode_attr Vallxd [(QI "8b") (HI "4h") (SI "2s")])
 424
 425 ;; Mode of result of comparison operations.
 426 (define_mode_attr V_cmp_result [(V8QI "V8QI") (V16QI "V16QI")
 427                                 (V4HI "V4HI") (V8HI  "V8HI")
 428                                 (V2SI "V2SI") (V4SI  "V4SI")
 429                                 (DI   "DI")   (V2DI  "V2DI")
 430                                 (V2SF "V2SI") (V4SF  "V4SI")
 431                                 (V2DF "V2DI")])
 432
 433 ;; Lower case mode of results of comparison operations.
 434 (define_mode_attr v_cmp_result [(V8QI "v8qi") (V16QI "v16qi")
 435                                 (V4HI "v4hi") (V8HI  "v8hi")
 436                                 (V2SI "v2si") (V4SI  "v4si")
 437                                 (DI   "di")   (V2DI  "v2di")
 438                                 (V2SF "v2si") (V4SF  "v4si")
 439                                 (V2DF "v2di")])
 440
 441 ;; Vm for lane instructions is restricted to FP_LO_REGS.
 442 (define_mode_attr vwx [(V4HI "x") (V8HI "x") (HI "x")
 443                        (V2SI "w") (V4SI "w") (SI "w")])
 444
 445 (define_mode_attr Vendreg [(OI "T") (CI "U") (XI "V")])
 446
 447 (define_mode_attr nregs [(OI "2") (CI "3") (XI "4")])
 448
 449 (define_mode_attr VRL2 [(V8QI "V32QI") (V4HI "V16HI")
 450                         (V2SI "V8SI")  (V2SF "V8SF")
 451                         (DI   "V4DI")  (DF   "V4DF")
 452                         (V16QI "V32QI") (V8HI "V16HI")
 453                         (V4SI "V8SI")  (V4SF "V8SF")
 454                         (V2DI "V4DI")  (V2DF "V4DF")])
 455
 456 (define_mode_attr VRL3 [(V8QI "V48QI") (V4HI "V24HI")
 457                         (V2SI "V12SI")  (V2SF "V12SF")
 458                         (DI   "V6DI")  (DF   "V6DF")
 459                         (V16QI "V48QI") (V8HI "V24HI")
 460                         (V4SI "V12SI")  (V4SF "V12SF")
 461                         (V2DI "V6DI")  (V2DF "V6DF")])
 462
 463 (define_mode_attr VRL4 [(V8QI "V64QI") (V4HI "V32HI")
 464                         (V2SI "V16SI")  (V2SF "V16SF")
 465                         (DI   "V8DI")  (DF   "V8DF")
 466                         (V16QI "V64QI") (V8HI "V32HI")
 467                         (V4SI "V16SI")  (V4SF "V16SF")
 468                         (V2DI "V8DI")  (V2DF "V8DF")])
 469
 470 (define_mode_attr VSTRUCT_DREG [(OI "TI") (CI "EI") (XI "OI")])
 471
 472 ;; Mode for atomic operation suffixes
 473 (define_mode_attr atomic_sfx
 474   [(QI "b") (HI "h") (SI "") (DI "")])
 475
 476 (define_mode_attr fcvt_target [(V2DF "v2di") (V4SF "v4si") (V2SF "v2si")])
 477 (define_mode_attr FCVT_TARGET [(V2DF "V2DI") (V4SF "V4SI") (V2SF "V2SI")])
 478
 479 ;; -------------------------------------------------------------------
 480 ;; Code Iterators
 481 ;; -------------------------------------------------------------------
 482
 483 ;; This code iterator allows the various shifts supported on the core
 484 (define_code_iterator SHIFT [ashift ashiftrt lshiftrt rotatert])
 485
 486 ;; This code iterator allows the shifts supported in arithmetic instructions
 487 (define_code_iterator ASHIFT [ashift ashiftrt lshiftrt])
 488
 489 ;; Code iterator for logical operations
 490 (define_code_iterator LOGICAL [and ior xor])
 491
 492 ;; Code iterator for sign/zero extension
 493 (define_code_iterator ANY_EXTEND [sign_extend zero_extend])
 494
 495 ;; All division operations (signed/unsigned)
 496 (define_code_iterator ANY_DIV [div udiv])
 497
 498 ;; Code iterator for sign/zero extraction
 499 (define_code_iterator ANY_EXTRACT [sign_extract zero_extract])
 500
 501 ;; Code iterator for equality comparisons
 502 (define_code_iterator EQL [eq ne])
 503
 504 ;; Code iterator for less-than and greater/equal-to
 505 (define_code_iterator LTGE [lt ge])
 506
 507 ;; Iterator for __sync_<op> operations that where the operation can be
 508 ;; represented directly RTL.  This is all of the sync operations bar
 509 ;; nand.
 510 (define_code_iterator atomic_op [plus minus ior xor and])
 511
 512 ;; Iterator for integer conversions
 513 (define_code_iterator FIXUORS [fix unsigned_fix])
 514
 515 ;; Code iterator for variants of vector max and min.
 516 (define_code_iterator MAXMIN [smax smin umax umin])
 517
 518 ;; Code iterator for variants of vector max and min.
 519 (define_code_iterator ADDSUB [plus minus])
 520
 521 ;; Code iterator for variants of vector saturating binary ops.
 522 (define_code_iterator BINQOPS [ss_plus us_plus ss_minus us_minus])
 523
 524 ;; Code iterator for variants of vector saturating unary ops.
 525 (define_code_iterator UNQOPS [ss_neg ss_abs])
 526
 527 ;; Code iterator for signed variants of vector saturating binary ops.
 528 (define_code_iterator SBINQOPS [ss_plus ss_minus])
 529
 530 ;; -------------------------------------------------------------------
 531 ;; Code Attributes
 532 ;; -------------------------------------------------------------------
 533 ;; Map rtl objects to optab names
 534 (define_code_attr optab [(ashift "ashl")
 535                          (ashiftrt "ashr")
 536                          (lshiftrt "lshr")
 537                          (rotatert "rotr")
 538                          (sign_extend "extend")
 539                          (zero_extend "zero_extend")
 540                          (sign_extract "extv")
 541                          (zero_extract "extzv")
 542                          (and "and")
 543                          (ior "ior")
 544                          (xor "xor")
 545                          (not "one_cmpl")
 546                          (neg "neg")
 547                          (plus "add")
 548                          (minus "sub")
 549                          (ss_plus "qadd")
 550                          (us_plus "qadd")
 551                          (ss_minus "qsub")
 552                          (us_minus "qsub")
 553                          (ss_neg "qneg")
 554                          (ss_abs "qabs")
 555                          (eq "eq")
 556                          (ne "ne")
 557                          (lt "lt")
 558                          (ge "ge")])
 559
 560 ;; Optab prefix for sign/zero-extending operations
 561 (define_code_attr su_optab [(sign_extend "") (zero_extend "u")
 562                             (div "") (udiv "u")
 563                             (fix "") (unsigned_fix "u")
 564                             (ss_plus "s") (us_plus "u")
 565                             (ss_minus "s") (us_minus "u")])
 566
 567 ;; Similar for the instruction mnemonics
 568 (define_code_attr shift [(ashift "lsl") (ashiftrt "asr")
 569                          (lshiftrt "lsr") (rotatert "ror")])
 570
 571 ;; Map shift operators onto underlying bit-field instructions
 572 (define_code_attr bfshift [(ashift "ubfiz") (ashiftrt "sbfx")
 573                            (lshiftrt "ubfx") (rotatert "extr")])
 574
 575 ;; Logical operator instruction mnemonics
 576 (define_code_attr logical [(and "and") (ior "orr") (xor "eor")])
 577
 578 ;; Similar, but when not(op)
 579 (define_code_attr nlogical [(and "bic") (ior "orn") (xor "eon")])
 580
 581 ;; Sign- or zero-extending load
 582 (define_code_attr ldrxt [(sign_extend "ldrs") (zero_extend "ldr")])
 583
 584 ;; Sign- or zero-extending data-op
 585 (define_code_attr su [(sign_extend "s") (zero_extend "u")
 586                       (sign_extract "s") (zero_extract "u")
 587                       (fix "s") (unsigned_fix "u")
 588                       (div "s") (udiv "u")])
 589
 590 ;; Emit cbz/cbnz depending on comparison type.
 591 (define_code_attr cbz [(eq "cbz") (ne "cbnz") (lt "cbnz") (ge "cbz")])
 592
 593 ;; Emit tbz/tbnz depending on comparison type.
 594 (define_code_attr tbz [(eq "tbz") (ne "tbnz") (lt "tbnz") (ge "tbz")])
 595
 596 ;; Max/min attributes.
 597 (define_code_attr maxmin [(smax "smax")
 598                           (smin "smin")
 599                           (umax "umax")
 600                           (umin "umin")])
 601
 602 ;; MLA/MLS attributes.
 603 (define_code_attr as [(ss_plus "a") (ss_minus "s")])
 604
 605 ;; Atomic operations
 606 (define_code_attr atomic_optab
 607   [(ior "or") (xor "xor") (and "and") (plus "add") (minus "sub")])
 608
 609 (define_code_attr atomic_op_operand
 610   [(ior "aarch64_logical_operand")
 611    (xor "aarch64_logical_operand")
 612    (and "aarch64_logical_operand")
 613    (plus "aarch64_plus_operand")
 614    (minus "aarch64_plus_operand")])
 615
 616 ;; -------------------------------------------------------------------
 617 ;; Int Iterators.
 618 ;; -------------------------------------------------------------------
 619 (define_int_iterator MAXMINV [UNSPEC_UMAXV UNSPEC_UMINV
 620                               UNSPEC_SMAXV UNSPEC_SMINV])
 621
 622 (define_int_iterator FMAXMINV [UNSPEC_FMAXV UNSPEC_FMINV])
 623
 624 (define_int_iterator HADDSUB [UNSPEC_SHADD UNSPEC_UHADD
 625                               UNSPEC_SRHADD UNSPEC_URHADD
 626                               UNSPEC_SHSUB UNSPEC_UHSUB
 627                               UNSPEC_SRHSUB UNSPEC_URHSUB])
 628
 629
 630 (define_int_iterator ADDSUBHN [UNSPEC_ADDHN UNSPEC_RADDHN
 631                                UNSPEC_SUBHN UNSPEC_RSUBHN])
 632
 633 (define_int_iterator ADDSUBHN2 [UNSPEC_ADDHN2 UNSPEC_RADDHN2
 634                                 UNSPEC_SUBHN2 UNSPEC_RSUBHN2])
 635
 636 (define_int_iterator FMAXMIN [UNSPEC_FMAX UNSPEC_FMIN])
 637
 638 (define_int_iterator VQDMULH [UNSPEC_SQDMULH UNSPEC_SQRDMULH])
 639
 640 (define_int_iterator USSUQADD [UNSPEC_SUQADD UNSPEC_USQADD])
 641
 642 (define_int_iterator SUQMOVN [UNSPEC_SQXTN UNSPEC_UQXTN])
 643
 644 (define_int_iterator VSHL [UNSPEC_SSHL UNSPEC_USHL
 645                            UNSPEC_SRSHL UNSPEC_URSHL])
 646
 647 (define_int_iterator VSHLL [UNSPEC_SSHLL UNSPEC_USHLL])
 648
 649 (define_int_iterator VQSHL [UNSPEC_SQSHL UNSPEC_UQSHL
 650                             UNSPEC_SQRSHL UNSPEC_UQRSHL])
 651
 652 (define_int_iterator VSRA [UNSPEC_SSRA UNSPEC_USRA
 653                              UNSPEC_SRSRA UNSPEC_URSRA])
 654
 655 (define_int_iterator VSLRI [UNSPEC_SSLI UNSPEC_USLI
 656                               UNSPEC_SSRI UNSPEC_USRI])
 657
 658
 659 (define_int_iterator VRSHR_N [UNSPEC_SRSHR UNSPEC_URSHR])
 660
 661 (define_int_iterator VQSHL_N [UNSPEC_SQSHLU UNSPEC_SQSHL UNSPEC_UQSHL])
 662
 663 (define_int_iterator VQSHRN_N [UNSPEC_SQSHRUN UNSPEC_SQRSHRUN
 664                                UNSPEC_SQSHRN UNSPEC_UQSHRN
 665                                UNSPEC_SQRSHRN UNSPEC_UQRSHRN])
 666
 667 (define_int_iterator VCMP_S [UNSPEC_CMEQ UNSPEC_CMGE UNSPEC_CMGT
 668                              UNSPEC_CMLE UNSPEC_CMLT])
 669
 670 (define_int_iterator VCMP_U [UNSPEC_CMHS UNSPEC_CMHI UNSPEC_CMTST])
 671
 672 (define_int_iterator PERMUTE [UNSPEC_ZIP1 UNSPEC_ZIP2
 673                               UNSPEC_TRN1 UNSPEC_TRN2
 674                               UNSPEC_UZP1 UNSPEC_UZP2])
 675
 676 (define_int_iterator FRINT [UNSPEC_FRINTZ UNSPEC_FRINTP UNSPEC_FRINTM
 677                              UNSPEC_FRINTI UNSPEC_FRINTX UNSPEC_FRINTA])
 678
 679 (define_int_iterator FCVT [UNSPEC_FRINTZ UNSPEC_FRINTP UNSPEC_FRINTM
 680                             UNSPEC_FRINTA])
 681
 682 ;; -------------------------------------------------------------------
 683 ;; Int Iterators Attributes.
 684 ;; -------------------------------------------------------------------
 685 (define_int_attr  maxminv [(UNSPEC_UMAXV "umax")
 686                            (UNSPEC_UMINV "umin")
 687                            (UNSPEC_SMAXV "smax")
 688                            (UNSPEC_SMINV "smin")])
 689
 690 (define_int_attr  fmaxminv [(UNSPEC_FMAXV "max")
 691                             (UNSPEC_FMINV "min")])
 692
 693 (define_int_attr  fmaxmin [(UNSPEC_FMAX "fmax")
 694                            (UNSPEC_FMIN "fmin")])
 695
 696 (define_int_attr sur [(UNSPEC_SHADD "s") (UNSPEC_UHADD "u")
 697                       (UNSPEC_SRHADD "sr") (UNSPEC_URHADD "ur")
 698                       (UNSPEC_SHSUB "s") (UNSPEC_UHSUB "u")
 699                       (UNSPEC_SRHSUB "sr") (UNSPEC_URHSUB "ur")
 700                       (UNSPEC_ADDHN "") (UNSPEC_RADDHN "r")
 701                       (UNSPEC_SUBHN "") (UNSPEC_RSUBHN "r")
 702                       (UNSPEC_ADDHN2 "") (UNSPEC_RADDHN2 "r")
 703                       (UNSPEC_SUBHN2 "") (UNSPEC_RSUBHN2 "r")
 704                       (UNSPEC_SQXTN "s") (UNSPEC_UQXTN "u")
 705                       (UNSPEC_USQADD "us") (UNSPEC_SUQADD "su")
 706                       (UNSPEC_SSLI  "s") (UNSPEC_USLI  "u")
 707                       (UNSPEC_SSRI  "s") (UNSPEC_USRI  "u")
 708                       (UNSPEC_USRA  "u") (UNSPEC_SSRA  "s")
 709                       (UNSPEC_URSRA  "ur") (UNSPEC_SRSRA  "sr")
 710                       (UNSPEC_URSHR  "ur") (UNSPEC_SRSHR  "sr")
 711                       (UNSPEC_SQSHLU "s") (UNSPEC_SQSHL   "s")
 712                       (UNSPEC_UQSHL  "u")
 713                       (UNSPEC_SQSHRUN "s") (UNSPEC_SQRSHRUN "s")
 714                       (UNSPEC_SQSHRN "s")  (UNSPEC_UQSHRN "u")
 715                       (UNSPEC_SQRSHRN "s") (UNSPEC_UQRSHRN "u")
 716                       (UNSPEC_USHL  "u")   (UNSPEC_SSHL  "s")
 717                       (UNSPEC_USHLL  "u")  (UNSPEC_SSHLL "s")
 718                       (UNSPEC_URSHL  "ur") (UNSPEC_SRSHL  "sr")
 719                       (UNSPEC_UQRSHL  "u") (UNSPEC_SQRSHL  "s")
 720 ])
 721
 722 (define_int_attr r [(UNSPEC_SQDMULH "") (UNSPEC_SQRDMULH "r")
 723                     (UNSPEC_SQSHRUN "") (UNSPEC_SQRSHRUN "r")
 724                     (UNSPEC_SQSHRN "")  (UNSPEC_UQSHRN "")
 725                     (UNSPEC_SQRSHRN "r") (UNSPEC_UQRSHRN "r")
 726                     (UNSPEC_SQSHL   "")  (UNSPEC_UQSHL  "")
 727                     (UNSPEC_SQRSHL   "r")(UNSPEC_UQRSHL  "r")
 728 ])
 729
 730 (define_int_attr lr [(UNSPEC_SSLI  "l") (UNSPEC_USLI  "l")
 731                      (UNSPEC_SSRI  "r") (UNSPEC_USRI  "r")])
 732
 733 (define_int_attr u [(UNSPEC_SQSHLU "u") (UNSPEC_SQSHL "") (UNSPEC_UQSHL "")
 734                     (UNSPEC_SQSHRUN "u") (UNSPEC_SQRSHRUN "u")
 735                     (UNSPEC_SQSHRN "")  (UNSPEC_UQSHRN "")
 736                     (UNSPEC_SQRSHRN "") (UNSPEC_UQRSHRN "")])
 737
 738 (define_int_attr addsub [(UNSPEC_SHADD "add")
 739                          (UNSPEC_UHADD "add")
 740                          (UNSPEC_SRHADD "add")
 741                          (UNSPEC_URHADD "add")
 742                          (UNSPEC_SHSUB "sub")
 743                          (UNSPEC_UHSUB "sub")
 744                          (UNSPEC_SRHSUB "sub")
 745                          (UNSPEC_URHSUB "sub")
 746                          (UNSPEC_ADDHN "add")
 747                          (UNSPEC_SUBHN "sub")
 748                          (UNSPEC_RADDHN "add")
 749                          (UNSPEC_RSUBHN "sub")
 750                          (UNSPEC_ADDHN2 "add")
 751                          (UNSPEC_SUBHN2 "sub")
 752                          (UNSPEC_RADDHN2 "add")
 753                          (UNSPEC_RSUBHN2 "sub")])
 754
 755 (define_int_attr cmp [(UNSPEC_CMGE "ge") (UNSPEC_CMGT "gt")
 756                       (UNSPEC_CMLE "le") (UNSPEC_CMLT "lt")
 757                       (UNSPEC_CMEQ "eq")
 758                       (UNSPEC_CMHS "hs") (UNSPEC_CMHI "hi")
 759                       (UNSPEC_CMTST "tst")])
 760
 761 (define_int_attr offsetlr [(UNSPEC_SSLI "1") (UNSPEC_USLI "1")
 762                            (UNSPEC_SSRI "0") (UNSPEC_USRI "0")])
 763
 764 ;; Standard pattern names for floating-point rounding instructions.
 765 (define_int_attr frint_pattern [(UNSPEC_FRINTZ "btrunc")
 766                                 (UNSPEC_FRINTP "ceil")
 767                                 (UNSPEC_FRINTM "floor")
 768                                 (UNSPEC_FRINTI "nearbyint")
 769                                 (UNSPEC_FRINTX "rint")
 770                                 (UNSPEC_FRINTA "round")])
 771
 772 ;; frint suffix for floating-point rounding instructions.
 773 (define_int_attr frint_suffix [(UNSPEC_FRINTZ "z") (UNSPEC_FRINTP "p")
 774                                (UNSPEC_FRINTM "m") (UNSPEC_FRINTI "i")
 775                                (UNSPEC_FRINTX "x") (UNSPEC_FRINTA "a")])
 776
 777 (define_int_attr fcvt_pattern [(UNSPEC_FRINTZ "btrunc") (UNSPEC_FRINTA "round")
 778                                (UNSPEC_FRINTP "ceil") (UNSPEC_FRINTM "floor")])
 779
 780 (define_int_attr perm_insn [(UNSPEC_ZIP1 "zip") (UNSPEC_ZIP2 "zip")
 781                             (UNSPEC_TRN1 "trn") (UNSPEC_TRN2 "trn")
 782                             (UNSPEC_UZP1 "uzp") (UNSPEC_UZP2 "uzp")])
 783
 784 (define_int_attr perm_hilo [(UNSPEC_ZIP1 "1") (UNSPEC_ZIP2 "2")
 785                             (UNSPEC_TRN1 "1") (UNSPEC_TRN2 "2")
 786                             (UNSPEC_UZP1 "1") (UNSPEC_UZP2 "2")])