gcc/config/rs6000/power6.md

   1 ;; Scheduling description for IBM POWER6 processor.
   2 ;;   Copyright (C) 2006-2014 Free Software Foundation, Inc.
   3 ;;   Contributed by Peter Steinmetz (steinmtz@us.ibm.com)
   4 ;;
   5 ;; This file is part of GCC.
   6 ;;
   7 ;; GCC is free software; you can redistribute it and/or modify it
   8 ;; under the terms of the GNU General Public License as published
   9 ;; by the Free Software Foundation; either version 3, or (at your
  10 ;; option) any later version.
  11 ;;
  12 ;; GCC is distributed in the hope that it will be useful, but WITHOUT
  13 ;; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  14 ;; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  15 ;; License for more details.
  16 ;;
  17 ;; You should have received a copy of the GNU General Public License
  18 ;; along with GCC; see the file COPYING3.  If not see
  19 ;; <http://www.gnu.org/licenses/>.
  20
  21 ;; Sources:
  22
  23 ;; The POWER6 has 2 iu, 2 fpu, 2 lsu, and 1 bu/cru unit per engine
  24 ;; (2 engines per chip).  The chip can issue up to 5 internal ops
  25 ;; per cycle.
  26
  27 (define_automaton "power6iu,power6lsu,power6fpu,power6bu")
  28
  29 (define_cpu_unit "iu1_power6,iu2_power6" "power6iu")
  30 (define_cpu_unit "lsu1_power6,lsu2_power6" "power6lsu")
  31 (define_cpu_unit "bpu_power6" "power6bu")
  32 (define_cpu_unit "fpu1_power6,fpu2_power6" "power6fpu")
  33
  34 (define_reservation "LS2_power6"
  35                     "lsu1_power6+lsu2_power6")
  36
  37 (define_reservation "FPU_power6"
  38                     "fpu1_power6|fpu2_power6")
  39
  40 (define_reservation "BRU_power6"
  41                     "bpu_power6")
  42
  43 (define_reservation "LSU_power6"
  44                     "lsu1_power6|lsu2_power6")
  45
  46 (define_reservation "LSF_power6"
  47                     "(lsu1_power6+fpu1_power6)\
  48                     |(lsu1_power6+fpu2_power6)\
  49                     |(lsu2_power6+fpu1_power6)\
  50                     |(lsu2_power6+fpu2_power6)")
  51
  52 (define_reservation "LX2_power6"
  53                     "(iu1_power6+iu2_power6+lsu1_power6)\
  54                     |(iu1_power6+iu2_power6+lsu2_power6)")
  55
  56 (define_reservation "FX2_power6"
  57                     "iu1_power6+iu2_power6")
  58
  59 (define_reservation "X2F_power6"
  60                     "(iu1_power6+iu2_power6+fpu1_power6)\
  61                     |(iu1_power6+iu2_power6+fpu2_power6)")
  62
  63 (define_reservation "BX2_power6"
  64                     "iu1_power6+iu2_power6+bpu_power6")
  65
  66 (define_reservation "LSX_power6"
  67                     "(iu1_power6+lsu1_power6)\
  68                     |(iu1_power6+lsu2_power6)\
  69                     |(iu2_power6+lsu1_power6)\
  70                     |(iu2_power6+lsu2_power6)")
  71
  72 (define_reservation "FXU_power6"
  73                     "iu1_power6|iu2_power6")
  74
  75 (define_reservation "XLF_power6"
  76                     "(iu1_power6+lsu1_power6+fpu1_power6)\
  77                     |(iu1_power6+lsu1_power6+fpu2_power6)\
  78                     |(iu1_power6+lsu2_power6+fpu1_power6)\
  79                     |(iu1_power6+lsu2_power6+fpu2_power6)\
  80                     |(iu2_power6+lsu1_power6+fpu1_power6)\
  81                     |(iu2_power6+lsu1_power6+fpu2_power6)\
  82                     |(iu2_power6+lsu2_power6+fpu1_power6)\
  83                     |(iu2_power6+lsu2_power6+fpu2_power6)")
  84
  85 (define_reservation "BRX_power6"
  86                     "(bpu_power6+iu1_power6)\
  87                     |(bpu_power6+iu2_power6)")
  88
  89 ; Load/store
  90
  91 ; The default for a value written by a fixed point load
  92 ; that is read/written by a subsequent fixed point op.
  93 (define_insn_reservation "power6-load" 2 ; fx
  94   (and (eq_attr "type" "load")
  95        (eq_attr "sign_extend" "no")
  96        (eq_attr "update" "no")
  97        (eq_attr "cpu" "power6"))
  98   "LSU_power6")
  99
 100 ; define the bypass for the case where the value written
 101 ; by a fixed point load is used as the source value on
 102 ; a store.
 103 (define_bypass 1 "power6-load,\
 104                   power6-load-update,\
 105                   power6-load-update-indexed"
 106                  "power6-store,\
 107                   power6-store-update,\
 108                   power6-store-update-indexed,\
 109                   power6-fpstore,\
 110                   power6-fpstore-update"
 111   "store_data_bypass_p")
 112
 113 (define_insn_reservation "power6-load-ext" 4 ; fx
 114   (and (eq_attr "type" "load")
 115        (eq_attr "sign_extend" "yes")
 116        (eq_attr "update" "no")
 117        (eq_attr "cpu" "power6"))
 118   "LSU_power6")
 119
 120 ; define the bypass for the case where the value written
 121 ; by a fixed point load ext is used as the source value on
 122 ; a store.
 123 (define_bypass 1 "power6-load-ext,\
 124                   power6-load-ext-update,\
 125                   power6-load-ext-update-indexed"
 126                  "power6-store,\
 127                   power6-store-update,\
 128                   power6-store-update-indexed,\
 129                   power6-fpstore,\
 130                   power6-fpstore-update"
 131   "store_data_bypass_p")
 132
 133 (define_insn_reservation "power6-load-update" 2 ; fx
 134   (and (eq_attr "type" "load")
 135        (eq_attr "sign_extend" "no")
 136        (eq_attr "update" "yes")
 137        (eq_attr "indexed" "no")
 138        (eq_attr "cpu" "power6"))
 139   "LSX_power6")
 140
 141 (define_insn_reservation "power6-load-update-indexed" 2 ; fx
 142   (and (eq_attr "type" "load")
 143        (eq_attr "sign_extend" "no")
 144        (eq_attr "update" "yes")
 145        (eq_attr "indexed" "yes")
 146        (eq_attr "cpu" "power6"))
 147   "LSX_power6")
 148
 149 (define_insn_reservation "power6-load-ext-update" 4 ; fx
 150   (and (eq_attr "type" "load")
 151        (eq_attr "sign_extend" "yes")
 152        (eq_attr "update" "yes")
 153        (eq_attr "indexed" "no")
 154        (eq_attr "cpu" "power6"))
 155   "LSX_power6")
 156
 157 (define_insn_reservation "power6-load-ext-update-indexed" 4 ; fx
 158   (and (eq_attr "type" "load")
 159        (eq_attr "sign_extend" "yes")
 160        (eq_attr "update" "yes")
 161        (eq_attr "indexed" "yes")
 162        (eq_attr "cpu" "power6"))
 163   "LSX_power6")
 164
 165 (define_insn_reservation "power6-fpload" 1
 166   (and (eq_attr "type" "fpload")
 167        (eq_attr "update" "no")
 168        (eq_attr "cpu" "power6"))
 169   "LSU_power6")
 170
 171 (define_insn_reservation "power6-fpload-update" 1
 172   (and (eq_attr "type" "fpload")
 173        (eq_attr "update" "yes")
 174        (eq_attr "cpu" "power6"))
 175   "LSX_power6")
 176
 177 (define_insn_reservation "power6-store" 14
 178   (and (eq_attr "type" "store")
 179        (eq_attr "update" "no")
 180        (eq_attr "cpu" "power6"))
 181   "LSU_power6")
 182
 183 (define_insn_reservation "power6-store-update" 14
 184   (and (eq_attr "type" "store")
 185        (eq_attr "update" "yes")
 186        (eq_attr "indexed" "no")
 187        (eq_attr "cpu" "power6"))
 188   "LSX_power6")
 189
 190 (define_insn_reservation "power6-store-update-indexed" 14
 191   (and (eq_attr "type" "store")
 192        (eq_attr "update" "yes")
 193        (eq_attr "indexed" "yes")
 194        (eq_attr "cpu" "power6"))
 195   "LX2_power6")
 196
 197 (define_insn_reservation "power6-fpstore" 14
 198   (and (eq_attr "type" "fpstore")
 199        (eq_attr "update" "no")
 200        (eq_attr "cpu" "power6"))
 201   "LSF_power6")
 202
 203 (define_insn_reservation "power6-fpstore-update" 14
 204   (and (eq_attr "type" "fpstore")
 205        (eq_attr "update" "yes")
 206        (eq_attr "cpu" "power6"))
 207   "XLF_power6")
 208
 209 (define_insn_reservation "power6-larx" 3
 210   (and (eq_attr "type" "load_l")
 211        (eq_attr "cpu" "power6"))
 212   "LS2_power6")
 213
 214 (define_insn_reservation "power6-stcx" 10 ; best case
 215   (and (eq_attr "type" "store_c")
 216        (eq_attr "cpu" "power6"))
 217   "LSX_power6")
 218
 219 (define_insn_reservation "power6-sync" 11 ; N/A
 220   (and (eq_attr "type" "sync")
 221        (eq_attr "cpu" "power6"))
 222   "LSU_power6")
 223
 224 (define_insn_reservation "power6-integer" 1
 225   (and (eq_attr "type" "integer")
 226        (eq_attr "cpu" "power6"))
 227   "FXU_power6")
 228
 229 (define_insn_reservation "power6-isel" 1
 230   (and (eq_attr "type" "isel")
 231        (eq_attr "cpu" "power6"))
 232   "FXU_power6")
 233
 234 (define_insn_reservation "power6-exts" 1
 235   (and (eq_attr "type" "exts")
 236        (eq_attr "cpu" "power6"))
 237   "FXU_power6")
 238
 239 (define_insn_reservation "power6-shift" 1
 240   (and (eq_attr "type" "shift")
 241        (eq_attr "cpu" "power6"))
 242   "FXU_power6")
 243
 244 (define_insn_reservation "power6-popcnt" 1
 245   (and (eq_attr "type" "popcnt")
 246        (eq_attr "cpu" "power6"))
 247   "FXU_power6")
 248
 249 (define_insn_reservation "power6-insert" 1
 250   (and (eq_attr "type" "insert_word")
 251        (eq_attr "cpu" "power6"))
 252   "FX2_power6")
 253
 254 (define_insn_reservation "power6-insert-dword" 1
 255   (and (eq_attr "type" "insert_dword")
 256        (eq_attr "cpu" "power6"))
 257   "FX2_power6")
 258
 259 ; define the bypass for the case where the value written
 260 ; by a fixed point op is used as the source value on a
 261 ; store.
 262 (define_bypass 1 "power6-integer,\
 263                   power6-exts,\
 264                   power6-shift,\
 265                   power6-insert,\
 266                   power6-insert-dword"
 267                  "power6-store,\
 268                   power6-store-update,\
 269                   power6-store-update-indexed,\
 270                   power6-fpstore,\
 271                   power6-fpstore-update"
 272   "store_data_bypass_p")
 273
 274 (define_insn_reservation "power6-cntlz" 2
 275   (and (eq_attr "type" "cntlz")
 276        (eq_attr "cpu" "power6"))
 277   "FXU_power6")
 278
 279 (define_bypass 1 "power6-cntlz"
 280                  "power6-store,\
 281                   power6-store-update,\
 282                   power6-store-update-indexed,\
 283                   power6-fpstore,\
 284                   power6-fpstore-update"
 285   "store_data_bypass_p")
 286
 287 (define_insn_reservation "power6-var-rotate" 4
 288   (and (eq_attr "type" "var_shift_rotate")
 289        (eq_attr "cpu" "power6"))
 290   "FXU_power6")
 291
 292 (define_insn_reservation "power6-trap" 1 ; N/A
 293   (and (eq_attr "type" "trap")
 294        (eq_attr "cpu" "power6"))
 295   "BRX_power6")
 296
 297 (define_insn_reservation "power6-two" 1
 298   (and (eq_attr "type" "two")
 299        (eq_attr "cpu" "power6"))
 300   "(iu1_power6,iu1_power6)\
 301   |(iu1_power6+iu2_power6,nothing)\
 302   |(iu1_power6,iu2_power6)\
 303   |(iu2_power6,iu1_power6)\
 304   |(iu2_power6,iu2_power6)")
 305
 306 (define_insn_reservation "power6-three" 1
 307   (and (eq_attr "type" "three")
 308        (eq_attr "cpu" "power6"))
 309   "(iu1_power6,iu1_power6,iu1_power6)\
 310   |(iu1_power6,iu1_power6,iu2_power6)\
 311   |(iu1_power6,iu2_power6,iu1_power6)\
 312   |(iu1_power6,iu2_power6,iu2_power6)\
 313   |(iu2_power6,iu1_power6,iu1_power6)\
 314   |(iu2_power6,iu1_power6,iu2_power6)\
 315   |(iu2_power6,iu2_power6,iu1_power6)\
 316   |(iu2_power6,iu2_power6,iu2_power6)\
 317   |(iu1_power6+iu2_power6,iu1_power6)\
 318   |(iu1_power6+iu2_power6,iu2_power6)\
 319   |(iu1_power6,iu1_power6+iu2_power6)\
 320   |(iu2_power6,iu1_power6+iu2_power6)")
 321
 322 (define_insn_reservation "power6-cmp" 1
 323   (and (eq_attr "type" "cmp")
 324        (eq_attr "cpu" "power6"))
 325   "FXU_power6")
 326
 327 (define_insn_reservation "power6-compare" 1
 328   (and (eq_attr "type" "compare")
 329        (eq_attr "cpu" "power6"))
 330   "FXU_power6")
 331
 332 (define_insn_reservation "power6-fast-compare" 1
 333   (and (eq_attr "type" "fast_compare")
 334        (eq_attr "cpu" "power6"))
 335   "FXU_power6")
 336
 337 ; define the bypass for the case where the value written
 338 ; by a fixed point rec form op is used as the source value
 339 ; on a store.
 340 (define_bypass 1 "power6-compare,\
 341                   power6-fast-compare"
 342                  "power6-store,\
 343                   power6-store-update,\
 344                   power6-store-update-indexed,\
 345                   power6-fpstore,\
 346                   power6-fpstore-update"
 347   "store_data_bypass_p")
 348
 349 (define_insn_reservation "power6-delayed-compare" 2 ; N/A
 350   (and (eq_attr "type" "delayed_compare")
 351        (eq_attr "cpu" "power6"))
 352   "FXU_power6")
 353
 354 (define_insn_reservation "power6-var-delayed-compare" 4
 355   (and (eq_attr "type" "var_delayed_compare")
 356        (eq_attr "cpu" "power6"))
 357   "FXU_power6")
 358
 359 (define_insn_reservation "power6-lmul-cmp" 16
 360   (and (eq_attr "type" "lmul_compare")
 361        (eq_attr "cpu" "power6"))
 362   "(iu1_power6*16+iu2_power6*16+fpu1_power6*16)\
 363   |(iu1_power6*16+iu2_power6*16+fpu2_power6*16)");
 364
 365 (define_insn_reservation "power6-imul-cmp" 16
 366   (and (eq_attr "type" "imul_compare")
 367        (eq_attr "cpu" "power6"))
 368   "(iu1_power6*16+iu2_power6*16+fpu1_power6*16)\
 369   |(iu1_power6*16+iu2_power6*16+fpu2_power6*16)");
 370
 371 (define_insn_reservation "power6-lmul" 16
 372   (and (eq_attr "type" "lmul")
 373        (eq_attr "cpu" "power6"))
 374   "(iu1_power6*16+iu2_power6*16+fpu1_power6*16)\
 375   |(iu1_power6*16+iu2_power6*16+fpu2_power6*16)");
 376
 377 (define_insn_reservation "power6-imul" 16
 378   (and (eq_attr "type" "imul")
 379        (eq_attr "cpu" "power6"))
 380   "(iu1_power6*16+iu2_power6*16+fpu1_power6*16)\
 381   |(iu1_power6*16+iu2_power6*16+fpu2_power6*16)");
 382
 383 (define_insn_reservation "power6-imul3" 16
 384   (and (eq_attr "type" "imul2,imul3")
 385        (eq_attr "cpu" "power6"))
 386   "(iu1_power6*16+iu2_power6*16+fpu1_power6*16)\
 387   |(iu1_power6*16+iu2_power6*16+fpu2_power6*16)");
 388
 389 (define_bypass 9 "power6-imul,\
 390                   power6-lmul,\
 391                   power6-imul-cmp,\
 392                   power6-lmul-cmp,\
 393                   power6-imul3"
 394                  "power6-store,\
 395                   power6-store-update,\
 396                   power6-store-update-indexed,\
 397                   power6-fpstore,\
 398                   power6-fpstore-update"
 399   "store_data_bypass_p")
 400
 401 (define_insn_reservation "power6-idiv" 44
 402   (and (eq_attr "type" "idiv")
 403        (eq_attr "cpu" "power6"))
 404   "(iu1_power6*44+iu2_power6*44+fpu1_power6*44)\
 405   |(iu1_power6*44+iu2_power6*44+fpu2_power6*44)");
 406
 407 ; The latency for this bypass is yet to be defined
 408 ;(define_bypass ? "power6-idiv"
 409 ;                 "power6-store,\
 410 ;                  power6-store-update,\
 411 ;                  power6-store-update-indexed,\
 412 ;                  power6-fpstore,\
 413 ;                  power6-fpstore-update"
 414 ;  "store_data_bypass_p")
 415
 416 (define_insn_reservation "power6-ldiv" 56
 417   (and (eq_attr "type" "ldiv")
 418        (eq_attr "cpu" "power6"))
 419   "(iu1_power6*56+iu2_power6*56+fpu1_power6*56)\
 420   |(iu1_power6*56+iu2_power6*56+fpu2_power6*56)");
 421
 422 ; The latency for this bypass is yet to be defined
 423 ;(define_bypass ? "power6-ldiv"
 424 ;                 "power6-store,\
 425 ;                  power6-store-update,\
 426 ;                  power6-store-update-indexed,\
 427 ;                  power6-fpstore,\
 428 ;                  power6-fpstore-update"
 429 ;  "store_data_bypass_p")
 430
 431 (define_insn_reservation "power6-mtjmpr" 2
 432   (and (eq_attr "type" "mtjmpr,mfjmpr")
 433        (eq_attr "cpu" "power6"))
 434   "BX2_power6")
 435
 436 (define_bypass 5 "power6-mtjmpr" "power6-branch")
 437
 438 (define_insn_reservation "power6-branch" 2
 439   (and (eq_attr "type" "jmpreg,branch")
 440        (eq_attr "cpu" "power6"))
 441   "BRU_power6")
 442
 443 (define_bypass 5 "power6-branch" "power6-mtjmpr")
 444
 445 (define_insn_reservation "power6-crlogical" 3
 446   (and (eq_attr "type" "cr_logical")
 447        (eq_attr "cpu" "power6"))
 448   "BRU_power6")
 449
 450 (define_bypass 3 "power6-crlogical" "power6-branch")
 451
 452 (define_insn_reservation "power6-delayedcr" 3
 453   (and (eq_attr "type" "delayed_cr")
 454        (eq_attr "cpu" "power6"))
 455   "BRU_power6")
 456
 457 (define_insn_reservation "power6-mfcr" 6 ; N/A
 458   (and (eq_attr "type" "mfcr")
 459        (eq_attr "cpu" "power6"))
 460   "BX2_power6")
 461
 462 ; mfcrf (1 field)
 463 (define_insn_reservation "power6-mfcrf" 3 ; N/A
 464   (and (eq_attr "type" "mfcrf")
 465        (eq_attr "cpu" "power6"))
 466   "BX2_power6") ;
 467
 468 ; mtcrf (1 field)
 469 (define_insn_reservation "power6-mtcr" 4 ; N/A
 470   (and (eq_attr "type" "mtcr")
 471        (eq_attr "cpu" "power6"))
 472   "BX2_power6")
 473
 474 (define_bypass 9 "power6-mtcr" "power6-branch")
 475
 476 (define_insn_reservation "power6-fp" 6
 477   (and (eq_attr "type" "fp,dmul")
 478        (eq_attr "cpu" "power6"))
 479   "FPU_power6")
 480
 481 ; Any fp instruction that updates a CR has a latency
 482 ; of 6 to a dependent branch
 483 (define_bypass 6 "power6-fp" "power6-branch")
 484
 485 (define_bypass 1 "power6-fp"
 486                  "power6-fpstore,power6-fpstore-update"
 487   "store_data_bypass_p")
 488
 489 (define_insn_reservation "power6-fpcompare" 8
 490   (and (eq_attr "type" "fpcompare")
 491        (eq_attr "cpu" "power6"))
 492   "FPU_power6")
 493
 494 (define_bypass 12 "power6-fpcompare"
 495                   "power6-branch,power6-crlogical")
 496
 497 (define_insn_reservation "power6-sdiv" 26
 498   (and (eq_attr "type" "sdiv")
 499        (eq_attr "cpu" "power6"))
 500   "FPU_power6")
 501
 502 (define_insn_reservation "power6-ddiv" 32
 503   (and (eq_attr "type" "ddiv")
 504        (eq_attr "cpu" "power6"))
 505   "FPU_power6")
 506
 507 (define_insn_reservation "power6-sqrt" 30
 508   (and (eq_attr "type" "ssqrt")
 509        (eq_attr "cpu" "power6"))
 510   "FPU_power6")
 511
 512 (define_insn_reservation "power6-dsqrt" 42
 513   (and (eq_attr "type" "dsqrt")
 514        (eq_attr "cpu" "power6"))
 515   "FPU_power6")
 516
 517 (define_insn_reservation "power6-isync" 2 ; N/A
 518   (and (eq_attr "type" "isync")
 519        (eq_attr "cpu" "power6"))
 520   "FXU_power6")
 521
 522 (define_insn_reservation "power6-vecload" 1
 523   (and (eq_attr "type" "vecload")
 524        (eq_attr "cpu" "power6"))
 525   "LSU_power6")
 526
 527 (define_insn_reservation "power6-vecstore" 1
 528   (and (eq_attr "type" "vecstore")
 529        (eq_attr "cpu" "power6"))
 530   "LSF_power6")
 531
 532 (define_insn_reservation "power6-vecsimple" 3
 533   (and (eq_attr "type" "vecsimple")
 534        (eq_attr "cpu" "power6"))
 535   "FPU_power6")
 536
 537 (define_bypass 6 "power6-vecsimple" "power6-veccomplex,\
 538                                      power6-vecperm")
 539
 540 (define_bypass 5 "power6-vecsimple" "power6-vecfloat")
 541
 542 (define_bypass 4 "power6-vecsimple" "power6-vecstore" )
 543
 544 (define_insn_reservation "power6-veccmp" 1
 545   (and (eq_attr "type" "veccmp")
 546        (eq_attr "cpu" "power6"))
 547   "FPU_power6")
 548
 549 (define_bypass 10 "power6-veccmp" "power6-branch")
 550
 551 (define_insn_reservation "power6-vecfloat" 7
 552   (and (eq_attr "type" "vecfloat")
 553        (eq_attr "cpu" "power6"))
 554   "FPU_power6")
 555
 556 (define_bypass 10 "power6-vecfloat" "power6-vecsimple")
 557
 558 (define_bypass 11 "power6-vecfloat" "power6-veccomplex,\
 559                                      power6-vecperm")
 560
 561 (define_bypass 9 "power6-vecfloat" "power6-vecstore" )
 562
 563 (define_insn_reservation "power6-veccomplex" 7
 564   (and (eq_attr "type" "vecsimple")
 565        (eq_attr "cpu" "power6"))
 566   "FPU_power6")
 567
 568 (define_bypass 10 "power6-veccomplex" "power6-vecsimple,\
 569                                        power6-vecfloat" )
 570
 571 (define_bypass 9 "power6-veccomplex" "power6-vecperm" )
 572
 573 (define_bypass 8 "power6-veccomplex" "power6-vecstore" )
 574
 575 (define_insn_reservation "power6-vecperm" 4
 576   (and (eq_attr "type" "vecperm")
 577        (eq_attr "cpu" "power6"))
 578   "FPU_power6")
 579
 580 (define_bypass 7 "power6-vecperm" "power6-vecsimple,\
 581                                    power6-vecfloat" )
 582
 583 (define_bypass 6 "power6-vecperm" "power6-veccomplex" )
 584
 585 (define_bypass 5 "power6-vecperm" "power6-vecstore" )
 586
 587 (define_insn_reservation "power6-mftgpr" 8
 588   (and (eq_attr "type" "mftgpr")
 589        (eq_attr "cpu" "power6"))
 590   "X2F_power6")
 591
 592 (define_insn_reservation "power6-mffgpr" 14
 593   (and (eq_attr "type" "mffgpr")
 594        (eq_attr "cpu" "power6"))
 595   "LX2_power6")
 596
 597 (define_bypass 4 "power6-mftgpr" "power6-imul,\
 598                                   power6-lmul,\
 599                                   power6-imul-cmp,\
 600                                   power6-lmul-cmp,\
 601                                   power6-imul3,\
 602                                   power6-idiv,\
 603                                   power6-ldiv" )