[PR c++/84702] ICE with default tmpl arg of overload set
[official-gcc.git] / gcc / testsuite / g++.dg / eh / simd-2.C
blob2761061c178aa7f8593052966b7e11991bfed398
1 // Test EH when V4SI SIMD registers are involved.
2 // Contributed by Aldy Hernandez (aldy@quesejoda.com).
3 // { dg-options "-O -Wno-abi" }
4 // { dg-options "-O -w -msse" { target { { i?86-*-* x86_64-*-* } && ilp32 } } }
5 // { dg-options "-O -w" { target powerpc*-*-* } }
6 // { dg-options "-O -w -maltivec" { target { powerpc*-*-* && vmx_hw } } }
7 // { dg-do run }
8 // { dg-require-effective-target sse_runtime { target { { i?86-*-* x86_64-*-* } && ilp32 } } }
10 #include "check-vect.h"
12 typedef int __attribute__((vector_size (16))) vecint;
14 vecint vecfunc (vecint beachbum)
16   return beachbum;
19 void f3 (void)
21   vecint foobar = (vecint) {0, 0};
22   foobar = vecfunc (foobar);
24   throw int();
27 void f2 (void)
29   vecint foobar = (vecint) {0, 0};
30   foobar = vecfunc (foobar);
32   f3 ();
35 void f1 (void)
37   int i;
38   try
39     {
40       f2 ();
41     }
42   catch (int)
43     {
44       i = 9;
45     }
48 int main ()
50   /* Exit with zero if the hardware does not support AltiVec instructions.  */
51   check_vect ();
52   f1 ();
53   return 0;