gcc/config/rs6000/rs6000.opt

   1 ; Options for the rs6000 port of the compiler
   2 ;
   3 ; Copyright (C) 2005-2012 Free Software Foundation, Inc.
   4 ; Contributed by Aldy Hernandez <aldy@quesejoda.com>.
   5 ;
   6 ; This file is part of GCC.
   7 ;
   8 ; GCC is free software; you can redistribute it and/or modify it under
   9 ; the terms of the GNU General Public License as published by the Free
  10 ; Software Foundation; either version 3, or (at your option) any later
  11 ; version.
  12 ;
  13 ; GCC is distributed in the hope that it will be useful, but WITHOUT
  14 ; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  15 ; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  16 ; License for more details.
  17 ;
  18 ; You should have received a copy of the GNU General Public License
  19 ; along with GCC; see the file COPYING3.  If not see
  20 ; <http://www.gnu.org/licenses/>.
  21
  22 HeaderInclude
  23 config/rs6000/rs6000-opts.h
  24
  25 ;; ISA flag bits (on/off)
  26 Variable
  27 HOST_WIDE_INT rs6000_isa_flags = TARGET_DEFAULT
  28
  29 TargetSave
  30 HOST_WIDE_INT x_rs6000_isa_flags
  31
  32 ;; Miscellaneous flag bits that were set explicitly by the user
  33 TargetSave
  34 HOST_WIDE_INT x_rs6000_isa_flags_explicit
  35
  36 ;; Current processor
  37 TargetVariable
  38 enum processor_type rs6000_cpu = PROCESSOR_PPC603
  39
  40 ;; Always emit branch hint bits.
  41 TargetVariable
  42 unsigned char rs6000_always_hint
  43
  44 ;; Schedule instructions for group formation.
  45 TargetVariable
  46 unsigned char rs6000_sched_groups
  47
  48 ;; Align branch targets.
  49 TargetVariable
  50 unsigned char rs6000_align_branch_targets
  51
  52 ;; Support for -msched-costly-dep option.
  53 TargetVariable
  54 enum rs6000_dependence_cost rs6000_sched_costly_dep = no_dep_costly
  55
  56 ;; Support for -minsert-sched-nops option.
  57 TargetVariable
  58 enum rs6000_nop_insertion rs6000_sched_insert_nops = sched_finish_none
  59
  60 ;; Non-zero to allow overriding loop alignment.
  61 TargetVariable
  62 unsigned char can_override_loop_align
  63
  64 ;; Which small data model to use (for System V targets only)
  65 TargetVariable
  66 enum rs6000_sdata_type rs6000_sdata = SDATA_DATA
  67
  68 ;; Bit size of immediate TLS offsets and string from which it is decoded.
  69 TargetVariable
  70 int rs6000_tls_size = 32
  71
  72 ;; ABI enumeration available for subtarget to use.
  73 TargetVariable
  74 enum rs6000_abi rs6000_current_abi = ABI_NONE
  75
  76 ;; Type of traceback to use.
  77 TargetVariable
  78 enum rs6000_traceback_type rs6000_traceback = traceback_default
  79
  80 ;; Control alignment for fields within structures.
  81 TargetVariable
  82 unsigned char rs6000_alignment_flags
  83
  84 ;; Code model for 64-bit linux.
  85 TargetVariable
  86 enum rs6000_cmodel rs6000_current_cmodel = CMODEL_SMALL
  87
  88 ;; What type of reciprocal estimation instructions to generate
  89 TargetVariable
  90 unsigned int rs6000_recip_control
  91
  92 ;; Mask of what builtin functions are allowed
  93 TargetVariable
  94 HOST_WIDE_INT rs6000_builtin_mask
  95
  96 ;; Debug flags
  97 TargetVariable
  98 unsigned int rs6000_debug
  99
 100 ;; This option existed in the past, but now is always on.
 101 mpowerpc
 102 Target RejectNegative Undocumented Ignore
 103
 104 mpowerpc64
 105 Target Report Mask(POWERPC64) Var(rs6000_isa_flags)
 106 Use PowerPC-64 instruction set
 107
 108 mpowerpc-gpopt
 109 Target Report Mask(PPC_GPOPT) Var(rs6000_isa_flags)
 110 Use PowerPC General Purpose group optional instructions
 111
 112 mpowerpc-gfxopt
 113 Target Report Mask(PPC_GFXOPT) Var(rs6000_isa_flags)
 114 Use PowerPC Graphics group optional instructions
 115
 116 mmfcrf
 117 Target Report Mask(MFCRF) Var(rs6000_isa_flags)
 118 Use PowerPC V2.01 single field mfcr instruction
 119
 120 mpopcntb
 121 Target Report Mask(POPCNTB) Var(rs6000_isa_flags)
 122 Use PowerPC V2.02 popcntb instruction
 123
 124 mfprnd
 125 Target Report Mask(FPRND) Var(rs6000_isa_flags)
 126 Use PowerPC V2.02 floating point rounding instructions
 127
 128 mcmpb
 129 Target Report Mask(CMPB) Var(rs6000_isa_flags)
 130 Use PowerPC V2.05 compare bytes instruction
 131
 132 mmfpgpr
 133 Target Report Mask(MFPGPR) Var(rs6000_isa_flags)
 134 Use extended PowerPC V2.05 move floating point to/from GPR instructions
 135
 136 maltivec
 137 Target Report Mask(ALTIVEC) Var(rs6000_isa_flags)
 138 Use AltiVec instructions
 139
 140 mhard-dfp
 141 Target Report Mask(DFP) Var(rs6000_isa_flags)
 142 Use decimal floating point instructions
 143
 144 mmulhw
 145 Target Report Mask(MULHW) Var(rs6000_isa_flags)
 146 Use 4xx half-word multiply instructions
 147
 148 mdlmzb
 149 Target Report Mask(DLMZB) Var(rs6000_isa_flags)
 150 Use 4xx string-search dlmzb instruction
 151
 152 mmultiple
 153 Target Report Mask(MULTIPLE) Var(rs6000_isa_flags)
 154 Generate load/store multiple instructions
 155
 156 mstring
 157 Target Report Mask(STRING) Var(rs6000_isa_flags)
 158 Generate string instructions for block moves
 159
 160 msoft-float
 161 Target Report RejectNegative Mask(SOFT_FLOAT) Var(rs6000_isa_flags)
 162 Do not use hardware floating point
 163
 164 mhard-float
 165 Target Report RejectNegative InverseMask(SOFT_FLOAT, HARD_FLOAT) Var(rs6000_isa_flags)
 166 Use hardware floating point
 167
 168 mpopcntd
 169 Target Report Mask(POPCNTD) Var(rs6000_isa_flags)
 170 Use PowerPC V2.06 popcntd instruction
 171
 172 mfriz
 173 Target Report Var(TARGET_FRIZ) Init(-1) Save
 174 Under -ffast-math, generate a FRIZ instruction for (double)(long long) conversions
 175
 176 mveclibabi=
 177 Target RejectNegative Joined Var(rs6000_veclibabi_name)
 178 Vector library ABI to use
 179
 180 mvsx
 181 Target Report Mask(VSX) Var(rs6000_isa_flags)
 182 Use vector/scalar (VSX) instructions
 183
 184 mvsx-scalar-double
 185 Target Undocumented Report Var(TARGET_VSX_SCALAR_DOUBLE) Init(-1)
 186 ; If -mvsx, use VSX arithmetic instructions for scalar double (on by default)
 187
 188 mvsx-scalar-memory
 189 Target Undocumented Report Var(TARGET_VSX_SCALAR_MEMORY)
 190 ; If -mvsx, use VSX scalar memory reference instructions for scalar double (off by default)
 191
 192 mvsx-align-128
 193 Target Undocumented Report Var(TARGET_VSX_ALIGN_128)
 194 ; If -mvsx, set alignment to 128 bits instead of 32/64
 195
 196 mallow-movmisalign
 197 Target Undocumented Var(TARGET_ALLOW_MOVMISALIGN) Init(-1)
 198 ; Allow/disallow the movmisalign in DF/DI vectors
 199
 200 mallow-df-permute
 201 Target Undocumented Var(TARGET_ALLOW_DF_PERMUTE)
 202 ; Allow/disallow permutation of DF/DI vectors
 203
 204 msched-groups
 205 Target Undocumented Report Var(TARGET_SCHED_GROUPS) Init(-1)
 206 ; Explicitly set/unset whether rs6000_sched_groups is set
 207
 208 malways-hint
 209 Target Undocumented Report Var(TARGET_ALWAYS_HINT) Init(-1)
 210 ; Explicitly set/unset whether rs6000_always_hint is set
 211
 212 malign-branch-targets
 213 Target Undocumented Report Var(TARGET_ALIGN_BRANCH_TARGETS) Init(-1)
 214 ; Explicitly set/unset whether rs6000_align_branch_targets is set
 215
 216 mvectorize-builtins
 217 Target Undocumented Report Var(TARGET_VECTORIZE_BUILTINS) Init(-1)
 218 ; Explicitly control whether we vectorize the builtins or not.
 219
 220 mno-update
 221 Target Report RejectNegative Mask(NO_UPDATE) Var(rs6000_isa_flags)
 222 Do not generate load/store with update instructions
 223
 224 mupdate
 225 Target Report RejectNegative InverseMask(NO_UPDATE, UPDATE) Var(rs6000_isa_flags)
 226 Generate load/store with update instructions
 227
 228 msingle-pic-base
 229 Target Report Var(TARGET_SINGLE_PIC_BASE) Init(0)
 230 Do not load the PIC register in function prologues
 231
 232 mavoid-indexed-addresses
 233 Target Report Var(TARGET_AVOID_XFORM) Init(-1) Save
 234 Avoid generation of indexed load/store instructions when possible
 235
 236 mtls-markers
 237 Target Report Var(tls_markers) Init(1) Save
 238 Mark __tls_get_addr calls with argument info
 239
 240 msched-epilog
 241 Target Undocumented Var(TARGET_SCHED_PROLOG) Init(1) Save
 242
 243 msched-prolog
 244 Target Report Var(TARGET_SCHED_PROLOG) Save
 245 Schedule the start and end of the procedure
 246
 247 maix-struct-return
 248 Target Report RejectNegative Var(aix_struct_return) Save
 249 Return all structures in memory (AIX default)
 250
 251 msvr4-struct-return
 252 Target Report RejectNegative Var(aix_struct_return,0) Save
 253 Return small structures in registers (SVR4 default)
 254
 255 mxl-compat
 256 Target Report Var(TARGET_XL_COMPAT) Save
 257 Conform more closely to IBM XLC semantics
 258
 259 mrecip
 260 Target Report
 261 Generate software reciprocal divide and square root for better throughput.
 262
 263 mrecip=
 264 Target Report RejectNegative Joined Var(rs6000_recip_name)
 265 Generate software reciprocal divide and square root for better throughput.
 266
 267 mrecip-precision
 268 Target Report Mask(RECIP_PRECISION) Var(rs6000_isa_flags)
 269 Assume that the reciprocal estimate instructions provide more accuracy.
 270
 271 mno-fp-in-toc
 272 Target Report RejectNegative Var(TARGET_NO_FP_IN_TOC) Save
 273 Do not place floating point constants in TOC
 274
 275 mfp-in-toc
 276 Target Report RejectNegative Var(TARGET_NO_FP_IN_TOC,0) Save
 277 Place floating point constants in TOC
 278
 279 mno-sum-in-toc
 280 Target RejectNegative Var(TARGET_NO_SUM_IN_TOC) Save
 281 Do not place symbol+offset constants in TOC
 282
 283 msum-in-toc
 284 Target RejectNegative Var(TARGET_NO_SUM_IN_TOC,0) Save
 285 Place symbol+offset constants in TOC
 286
 287 ;  Output only one TOC entry per module.  Normally linking fails if
 288 ;   there are more than 16K unique variables/constants in an executable.  With
 289 ;   this option, linking fails only if there are more than 16K modules, or
 290 ;   if there are more than 16K unique variables/constant in a single module.
 291 ;
 292 ;   This is at the cost of having 2 extra loads and one extra store per
 293 ;   function, and one less allocable register.
 294 mminimal-toc
 295 Target Report Mask(MINIMAL_TOC) Var(rs6000_isa_flags)
 296 Use only one TOC entry per procedure
 297
 298 mfull-toc
 299 Target Report
 300 Put everything in the regular TOC
 301
 302 mvrsave
 303 Target Report Var(TARGET_ALTIVEC_VRSAVE) Save
 304 Generate VRSAVE instructions when generating AltiVec code
 305
 306 mvrsave=no
 307 Target RejectNegative Alias(mvrsave) NegativeAlias
 308 Deprecated option.  Use -mno-vrsave instead
 309
 310 mvrsave=yes
 311 Target RejectNegative Alias(mvrsave)
 312 Deprecated option.  Use -mvrsave instead
 313
 314 mblock-move-inline-limit=
 315 Target Report Var(rs6000_block_move_inline_limit) Init(0) RejectNegative Joined UInteger Save
 316 Specify how many bytes should be moved inline before calling out to memcpy/memmove
 317
 318 misel
 319 Target Report Mask(ISEL) Var(rs6000_isa_flags)
 320 Generate isel instructions
 321
 322 misel=no
 323 Target RejectNegative Alias(misel) NegativeAlias
 324 Deprecated option.  Use -mno-isel instead
 325
 326 misel=yes
 327 Target RejectNegative Alias(misel)
 328 Deprecated option.  Use -misel instead
 329
 330 mspe
 331 Target Var(rs6000_spe) Save
 332 Generate SPE SIMD instructions on E500
 333
 334 mpaired
 335 Target Var(rs6000_paired_float) Save
 336 Generate PPC750CL paired-single instructions
 337
 338 mspe=no
 339 Target RejectNegative Alias(mspe) NegativeAlias
 340 Deprecated option.  Use -mno-spe instead
 341
 342 mspe=yes
 343 Target RejectNegative Alias(mspe)
 344 Deprecated option.  Use -mspe instead
 345
 346 mdebug=
 347 Target RejectNegative Joined
 348 -mdebug=        Enable debug output
 349
 350 mabi=altivec
 351 Target RejectNegative Var(rs6000_altivec_abi) Save
 352 Use the AltiVec ABI extensions
 353
 354 mabi=no-altivec
 355 Target RejectNegative Var(rs6000_altivec_abi, 0)
 356 Do not use the AltiVec ABI extensions
 357
 358 mabi=spe
 359 Target RejectNegative Var(rs6000_spe_abi) Save
 360 Use the SPE ABI extensions
 361
 362 mabi=no-spe
 363 Target RejectNegative Var(rs6000_spe_abi, 0)
 364 Do not use the SPE ABI extensions
 365
 366 ; These are here for testing during development only, do not document
 367 ; in the manual please.
 368
 369 ; If we want Darwin's struct-by-value-in-regs ABI.
 370 mabi=d64
 371 Target RejectNegative Undocumented Warn(using darwin64 ABI) Var(rs6000_darwin64_abi) Save
 372
 373 mabi=d32
 374 Target RejectNegative Undocumented Warn(using old darwin ABI) Var(rs6000_darwin64_abi, 0)
 375
 376 mabi=ieeelongdouble
 377 Target RejectNegative Undocumented Warn(using IEEE extended precision long double) Var(rs6000_ieeequad) Save
 378
 379 mabi=ibmlongdouble
 380 Target RejectNegative Undocumented Warn(using IBM extended precision long double) Var(rs6000_ieeequad, 0)
 381
 382 mcpu=
 383 Target RejectNegative Joined Var(rs6000_cpu_index) Init(-1) Enum(rs6000_cpu_opt_value) Save
 384 -mcpu=  Use features of and schedule code for given CPU
 385
 386 mtune=
 387 Target RejectNegative Joined Var(rs6000_tune_index) Init(-1) Enum(rs6000_cpu_opt_value) Save
 388 -mtune= Schedule code for given CPU
 389
 390 mtraceback=
 391 Target RejectNegative Joined Enum(rs6000_traceback_type) Var(rs6000_traceback)
 392 -mtraceback=    Select full, part, or no traceback table
 393
 394 Enum
 395 Name(rs6000_traceback_type) Type(enum rs6000_traceback_type)
 396
 397 EnumValue
 398 Enum(rs6000_traceback_type) String(full) Value(traceback_full)
 399
 400 EnumValue
 401 Enum(rs6000_traceback_type) String(part) Value(traceback_part)
 402
 403 EnumValue
 404 Enum(rs6000_traceback_type) String(no) Value(traceback_none)
 405
 406 mlongcall
 407 Target Report Var(rs6000_default_long_calls) Save
 408 Avoid all range limits on call instructions
 409
 410 mgen-cell-microcode
 411 Target Report Var(rs6000_gen_cell_microcode) Init(-1) Save
 412 Generate Cell microcode
 413
 414 mwarn-cell-microcode
 415 Target Var(rs6000_warn_cell_microcode) Init(0) Warning Save
 416 Warn when a Cell microcoded instruction is emitted
 417
 418 mwarn-altivec-long
 419 Target Var(rs6000_warn_altivec_long) Init(1) Save
 420 Warn about deprecated 'vector long ...' AltiVec type usage
 421
 422 mfloat-gprs=
 423 Target RejectNegative Joined Enum(rs6000_float_gprs) Var(rs6000_float_gprs) Save
 424 -mfloat-gprs=   Select GPR floating point method
 425
 426 Enum
 427 Name(rs6000_float_gprs) Type(unsigned char)
 428 Valid arguments to -mfloat-gprs=:
 429
 430 EnumValue
 431 Enum(rs6000_float_gprs) String(yes) Value(1)
 432
 433 EnumValue
 434 Enum(rs6000_float_gprs) String(single) Value(1)
 435
 436 EnumValue
 437 Enum(rs6000_float_gprs) String(double) Value(2)
 438
 439 EnumValue
 440 Enum(rs6000_float_gprs) String(no) Value(0)
 441
 442 mlong-double-
 443 Target RejectNegative Joined UInteger Var(rs6000_long_double_type_size) Save
 444 -mlong-double-<n>       Specify size of long double (64 or 128 bits)
 445
 446 msched-costly-dep=
 447 Target RejectNegative Joined Var(rs6000_sched_costly_dep_str)
 448 Determine which dependences between insns are considered costly
 449
 450 minsert-sched-nops=
 451 Target RejectNegative Joined Var(rs6000_sched_insert_nops_str)
 452 Specify which post scheduling nop insertion scheme to apply
 453
 454 malign-
 455 Target RejectNegative Joined Enum(rs6000_alignment_flags) Var(rs6000_alignment_flags)
 456 Specify alignment of structure fields default/natural
 457
 458 Enum
 459 Name(rs6000_alignment_flags) Type(unsigned char)
 460 Valid arguments to -malign-:
 461
 462 EnumValue
 463 Enum(rs6000_alignment_flags) String(power) Value(MASK_ALIGN_POWER)
 464
 465 EnumValue
 466 Enum(rs6000_alignment_flags) String(natural) Value(MASK_ALIGN_NATURAL)
 467
 468 mprioritize-restricted-insns=
 469 Target RejectNegative Joined UInteger Var(rs6000_sched_restricted_insns_priority) Save
 470 Specify scheduling priority for dispatch slot restricted insns
 471
 472 msingle-float
 473 Target RejectNegative Var(rs6000_single_float) Save
 474 Single-precision floating point unit
 475
 476 mdouble-float
 477 Target RejectNegative Var(rs6000_double_float) Save
 478 Double-precision floating point unit
 479
 480 msimple-fpu
 481 Target RejectNegative Var(rs6000_simple_fpu) Save
 482 Floating point unit does not support divide & sqrt
 483
 484 mfpu=
 485 Target RejectNegative Joined Enum(fpu_type_t) Var(rs6000_fpu_type) Init(FPU_NONE)
 486 -mfpu=  Specify FP (sp, dp, sp-lite, dp-lite) (implies -mxilinx-fpu)
 487
 488 Enum
 489 Name(fpu_type_t) Type(enum fpu_type_t)
 490
 491 EnumValue
 492 Enum(fpu_type_t) String(none) Value(FPU_NONE)
 493
 494 EnumValue
 495 Enum(fpu_type_t) String(sp_lite) Value(FPU_SF_LITE)
 496
 497 EnumValue
 498 Enum(fpu_type_t) String(dp_lite) Value(FPU_DF_LITE)
 499
 500 EnumValue
 501 Enum(fpu_type_t) String(sp_full) Value(FPU_SF_FULL)
 502
 503 EnumValue
 504 Enum(fpu_type_t) String(dp_full) Value(FPU_DF_FULL)
 505
 506 mxilinx-fpu
 507 Target Var(rs6000_xilinx_fpu) Save
 508 Specify Xilinx FPU.
 509
 510 mpointers-to-nested-functions
 511 Target Report Var(TARGET_POINTERS_TO_NESTED_FUNCTIONS) Init(1) Save
 512 Use/do not use r11 to hold the static link in calls to functions via pointers.
 513
 514 msave-toc-indirect
 515 Target Report Var(TARGET_SAVE_TOC_INDIRECT) Save
 516 Control whether we save the TOC in the prologue for indirect calls or generate the save inline