gcc/config/nds32/nds32.opt

   1 ; Options of Andes NDS32 cpu for GNU compiler
   2 ; Copyright (C) 2012-2018 Free Software Foundation, Inc.
   3 ; Contributed by Andes Technology Corporation.
   4 ;
   5 ; This file is part of GCC.
   6 ;
   7 ; GCC is free software; you can redistribute it and/or modify it
   8 ; under the terms of the GNU General Public License as published
   9 ; by the Free Software Foundation; either version 3, or (at your
  10 ; option) any later version.
  11 ;
  12 ; GCC is distributed in the hope that it will be useful, but WITHOUT
  13 ; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  14 ; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  15 ; License for more details.
  16 ;
  17 ; You should have received a copy of the GNU General Public License
  18 ; along with GCC; see the file COPYING3.  If not see
  19 ; <http://www.gnu.org/licenses/>.
  20
  21 HeaderInclude
  22 config/nds32/nds32-opts.h
  23
  24 ; ---------------------------------------------------------------
  25 ; The following options are designed for aliasing and compatibility options.
  26
  27 EB
  28 Target RejectNegative Alias(mbig-endian)
  29 Generate code in big-endian mode.
  30
  31 EL
  32 Target RejectNegative Alias(mlittle-endian)
  33 Generate code in little-endian mode.
  34
  35
  36 ; ---------------------------------------------------------------
  37
  38 mabi=
  39 Target RejectNegative Joined Enum(abi_type) Var(nds32_abi) Init(TARGET_DEFAULT_ABI)
  40 Specify which ABI type to generate code for: 2, 2fp+.
  41
  42 Enum
  43 Name(abi_type) Type(enum abi_type)
  44 Known ABIs (for use with the -mabi= option):
  45
  46 EnumValue
  47 Enum(abi_type) String(2) Value(NDS32_ABI_V2)
  48
  49 EnumValue
  50 Enum(abi_type) String(2fp+) Value(NDS32_ABI_V2_FP_PLUS)
  51
  52 mfloat-abi=soft
  53 Target RejectNegative Alias(mabi=, 2)
  54 Specify use soft floating point ABI which mean alias to -mabi=2.
  55
  56 mfloat-abi=hard
  57 Target RejectNegative Alias(mabi=, 2fp+)
  58 Specify use soft floating point ABI which mean alias to -mabi=2fp+.
  59
  60 ; ---------------------------------------------------------------
  61
  62 mreduced-regs
  63 Target Report RejectNegative Negative(mfull-regs) Mask(REDUCED_REGS)
  64 Use reduced-set registers for register allocation.
  65
  66 mfull-regs
  67 Target Report RejectNegative Negative(mreduced-regs) InverseMask(REDUCED_REGS)
  68 Use full-set registers for register allocation.
  69
  70 ; ---------------------------------------------------------------
  71
  72 malways-align
  73 Target Mask(ALWAYS_ALIGN)
  74 Always align function entry, jump target and return address.
  75
  76 malign-functions
  77 Target Mask(ALIGN_FUNCTION)
  78 Align function entry to 4 byte.
  79
  80 mbig-endian
  81 Target Undocumented RejectNegative Negative(mlittle-endian) Mask(BIG_ENDIAN)
  82 Generate code in big-endian mode.
  83
  84 mlittle-endian
  85 Target Undocumented RejectNegative Negative(mbig-endian) InverseMask(BIG_ENDIAN)
  86 Generate code in little-endian mode.
  87
  88
  89 mcmov
  90 Target Report Mask(CMOV)
  91 Generate conditional move instructions.
  92
  93 mext-perf
  94 Target Report Mask(EXT_PERF)
  95 Generate performance extension instructions.
  96
  97 mext-perf2
  98 Target Report Mask(EXT_PERF2)
  99 Generate performance extension version 2 instructions.
 100
 101 mext-string
 102 Target Report Mask(EXT_STRING)
 103 Generate string extension instructions.
 104
 105 mv3push
 106 Target Report Mask(V3PUSH)
 107 Generate v3 push25/pop25 instructions.
 108
 109 m16-bit
 110 Target Report Mask(16_BIT)
 111 Generate 16-bit instructions.
 112
 113 mrelax-hint
 114 Target Report Mask(RELAX_HINT)
 115 Insert relax hint for linker to do relaxation.
 116
 117 mvh
 118 Target Report Mask(VH)
 119 Enable Virtual Hosting support.
 120
 121 misr-vector-size=
 122 Target RejectNegative Joined UInteger Var(nds32_isr_vector_size) Init(NDS32_DEFAULT_ISR_VECTOR_SIZE)
 123 Specify the size of each interrupt vector, which must be 4 or 16.
 124
 125 mcache-block-size=
 126 Target RejectNegative Joined UInteger Var(nds32_cache_block_size) Init(NDS32_DEFAULT_CACHE_BLOCK_SIZE)
 127 Specify the size of each cache block, which must be a power of 2 between 4 and 512.
 128
 129 march=
 130 Target RejectNegative Joined Enum(nds32_arch_type) Var(nds32_arch_option) Init(ARCH_V3)
 131 Specify the name of the target architecture.
 132
 133 Enum
 134 Name(nds32_arch_type) Type(enum nds32_arch_type)
 135 Known arch types (for use with the -march= option):
 136
 137 EnumValue
 138 Enum(nds32_arch_type) String(v2) Value(ARCH_V2)
 139
 140 EnumValue
 141 Enum(nds32_arch_type) String(v3) Value(ARCH_V3)
 142
 143 EnumValue
 144 Enum(nds32_arch_type) String(v3m) Value(ARCH_V3M)
 145
 146 EnumValue
 147 Enum(nds32_arch_type) String(v3f) Value(ARCH_V3F)
 148
 149 EnumValue
 150 Enum(nds32_arch_type) String(v3s) Value(ARCH_V3S)
 151
 152 mcmodel=
 153 Target RejectNegative Joined Enum(nds32_cmodel_type) Var(nds32_cmodel_option) Init(CMODEL_LARGE)
 154 Specify the address generation strategy for code model.
 155
 156 Enum
 157 Name(nds32_cmodel_type) Type(enum nds32_cmodel_type)
 158 Known cmodel types (for use with the -mcmodel= option):
 159
 160 EnumValue
 161 Enum(nds32_cmodel_type) String(small) Value(CMODEL_SMALL)
 162
 163 EnumValue
 164 Enum(nds32_cmodel_type) String(medium) Value(CMODEL_MEDIUM)
 165
 166 EnumValue
 167 Enum(nds32_cmodel_type) String(large) Value(CMODEL_LARGE)
 168
 169 mcpu=
 170 Target RejectNegative Joined Enum(nds32_cpu_type) Var(nds32_cpu_option) Init(CPU_N9)
 171 Specify the cpu for pipeline model.
 172
 173 Enum
 174 Name(nds32_cpu_type) Type(enum nds32_cpu_type)
 175 Known cpu types (for use with the -mcpu= option):
 176
 177 EnumValue
 178 Enum(nds32_cpu_type) String(n6) Value(CPU_N6)
 179
 180 EnumValue
 181 Enum(nds32_cpu_type) String(n650) Value(CPU_N6)
 182
 183 EnumValue
 184 Enum(nds32_cpu_type) String(n7) Value(CPU_N7)
 185
 186 EnumValue
 187 Enum(nds32_cpu_type) String(n705) Value(CPU_N7)
 188
 189 EnumValue
 190 Enum(nds32_cpu_type) String(n8) Value(CPU_N8)
 191
 192 EnumValue
 193 Enum(nds32_cpu_type) String(n801) Value(CPU_N8)
 194
 195 EnumValue
 196 Enum(nds32_cpu_type) String(sn8) Value(CPU_N8)
 197
 198 EnumValue
 199 Enum(nds32_cpu_type) String(sn801) Value(CPU_N8)
 200
 201 EnumValue
 202 Enum(nds32_cpu_type) String(s8) Value(CPU_N8)
 203
 204 EnumValue
 205 Enum(nds32_cpu_type) String(s801) Value(CPU_N8)
 206
 207 EnumValue
 208 Enum(nds32_cpu_type) String(e8) Value(CPU_E8)
 209
 210 EnumValue
 211 Enum(nds32_cpu_type) String(e801) Value(CPU_E8)
 212
 213 EnumValue
 214 Enum(nds32_cpu_type) String(n820) Value(CPU_E8)
 215
 216 EnumValue
 217 Enum(nds32_cpu_type) String(s830) Value(CPU_E8)
 218
 219 EnumValue
 220 Enum(nds32_cpu_type) String(e830) Value(CPU_E8)
 221
 222 EnumValue
 223 Enum(nds32_cpu_type) String(n9) Value(CPU_N9)
 224
 225 EnumValue
 226 Enum(nds32_cpu_type) String(n903) Value(CPU_N9)
 227
 228 EnumValue
 229 Enum(nds32_cpu_type) String(n903a) Value(CPU_N9)
 230
 231 EnumValue
 232 Enum(nds32_cpu_type) String(n968) Value(CPU_N9)
 233
 234 EnumValue
 235 Enum(nds32_cpu_type) String(n968a) Value(CPU_N9)
 236
 237 EnumValue
 238 Enum(nds32_cpu_type) String(simple) Value(CPU_SIMPLE)
 239
 240 mconfig-fpu=
 241 Target RejectNegative Joined Enum(float_reg_number) Var(nds32_fp_regnum) Init(TARGET_CONFIG_FPU_DEFAULT)
 242 Specify a fpu configuration value from 0 to 7; 0-3 is as FPU spec says, and 4-7 is corresponding to 0-3.
 243
 244 Enum
 245 Name(float_reg_number) Type(enum float_reg_number)
 246 Known floating-point number of registers (for use with the -mconfig-fpu= option):
 247
 248 EnumValue
 249 Enum(float_reg_number) String(0) Value(NDS32_CONFIG_FPU_0)
 250
 251 EnumValue
 252 Enum(float_reg_number) String(1) Value(NDS32_CONFIG_FPU_1)
 253
 254 EnumValue
 255 Enum(float_reg_number) String(2) Value(NDS32_CONFIG_FPU_2)
 256
 257 EnumValue
 258 Enum(float_reg_number) String(3) Value(NDS32_CONFIG_FPU_3)
 259
 260 EnumValue
 261 Enum(float_reg_number) String(4) Value(NDS32_CONFIG_FPU_4)
 262
 263 EnumValue
 264 Enum(float_reg_number) String(5) Value(NDS32_CONFIG_FPU_5)
 265
 266 EnumValue
 267 Enum(float_reg_number) String(6) Value(NDS32_CONFIG_FPU_6)
 268
 269 EnumValue
 270 Enum(float_reg_number) String(7) Value(NDS32_CONFIG_FPU_7)
 271
 272 mconfig-mul=
 273 Target RejectNegative Joined Enum(nds32_mul_type) Var(nds32_mul_config) Init(MUL_TYPE_FAST_1)
 274 Specify configuration of instruction mul: fast1, fast2 or slow. The default is fast1.
 275
 276 Enum
 277 Name(nds32_mul_type) Type(enum nds32_mul_type)
 278
 279 EnumValue
 280 Enum(nds32_mul_type) String(fast) Value(MUL_TYPE_FAST_1)
 281
 282 EnumValue
 283 Enum(nds32_mul_type) String(fast1) Value(MUL_TYPE_FAST_1)
 284
 285 EnumValue
 286 Enum(nds32_mul_type) String(fast2) Value(MUL_TYPE_FAST_2)
 287
 288 EnumValue
 289 Enum(nds32_mul_type) String(slow) Value(MUL_TYPE_SLOW)
 290
 291 mconfig-register-ports=
 292 Target RejectNegative Joined Enum(nds32_register_ports) Var(nds32_register_ports_config) Init(REG_PORT_3R2W)
 293 Specify how many read/write ports for n9/n10 cores.  The value should be 3r2w or 2r1w.
 294
 295 Enum
 296 Name(nds32_register_ports) Type(enum nds32_register_ports)
 297
 298 EnumValue
 299 Enum(nds32_register_ports) String(3r2w) Value(REG_PORT_3R2W)
 300
 301 EnumValue
 302 Enum(nds32_register_ports) String(2r1w) Value(REG_PORT_2R1W)
 303
 304 mctor-dtor
 305 Target Report
 306 Enable constructor/destructor feature.
 307
 308 mrelax
 309 Target Report
 310 Guide linker to relax instructions.
 311
 312 mext-fpu-fma
 313 Target Report Mask(EXT_FPU_FMA)
 314 Generate floating-point multiply-accumulation instructions.
 315
 316 mext-fpu-sp
 317 Target Report Mask(FPU_SINGLE)
 318 Generate single-precision floating-point instructions.
 319
 320 mext-fpu-dp
 321 Target Report Mask(FPU_DOUBLE)
 322 Generate double-precision floating-point instructions.
 323
 324 munaligned-access
 325 Target Report Var(flag_unaligned_access) Init(0)
 326 Enable unaligned word and halfword accesses to packed data.