gcc/config/rs6000/htm.md

   1 ;; Hardware Transactional Memory (HTM) patterns.
   2 ;; Copyright (C) 2013-2015 Free Software Foundation, Inc.
   3 ;; Contributed by Peter Bergner <bergner@vnet.ibm.com>.
   4
   5 ;; This file is part of GCC.
   6
   7 ;; GCC is free software; you can redistribute it and/or modify it
   8 ;; under the terms of the GNU General Public License as published
   9 ;; by the Free Software Foundation; either version 3, or (at your
  10 ;; option) any later version.
  11
  12 ;; GCC is distributed in the hope that it will be useful, but WITHOUT
  13 ;; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  14 ;; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  15 ;; License for more details.
  16
  17 ;; You should have received a copy of the GNU General Public License
  18 ;; along with GCC; see the file COPYING3.  If not see
  19 ;; <http://www.gnu.org/licenses/>.
  20
  21 (define_constants
  22   [(TFHAR_SPR           128)
  23    (TFIAR_SPR           129)
  24    (TEXASR_SPR          130)
  25    (TEXASRU_SPR         131)
  26    (MAX_HTM_OPERANDS    4)
  27   ])
  28
  29 ;;
  30 ;; UNSPEC_VOLATILE usage
  31 ;;
  32
  33 (define_c_enum "unspecv"
  34   [UNSPECV_HTM_TABORT
  35    UNSPECV_HTM_TABORTDC
  36    UNSPECV_HTM_TABORTDCI
  37    UNSPECV_HTM_TABORTWC
  38    UNSPECV_HTM_TABORTWCI
  39    UNSPECV_HTM_TBEGIN
  40    UNSPECV_HTM_TCHECK
  41    UNSPECV_HTM_TEND
  42    UNSPECV_HTM_TRECHKPT
  43    UNSPECV_HTM_TRECLAIM
  44    UNSPECV_HTM_TSR
  45    UNSPECV_HTM_MFSPR
  46    UNSPECV_HTM_MTSPR
  47   ])
  48
  49
  50 (define_expand "tabort"
  51   [(set (match_dup 2)
  52         (unspec_volatile:CC [(match_operand:SI 1 "int_reg_operand" "")]
  53                             UNSPECV_HTM_TABORT))
  54    (set (match_dup 3)
  55         (eq:SI (match_dup 2)
  56                (const_int 0)))
  57    (set (match_operand:SI 0 "int_reg_operand" "")
  58         (xor:SI (match_dup 3)
  59                 (const_int 1)))]
  60   "TARGET_HTM"
  61 {
  62   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
  63   operands[3] = gen_reg_rtx (SImode);
  64 })
  65
  66 (define_insn "*tabort_internal"
  67   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
  68         (unspec_volatile:CC [(match_operand:SI 0 "int_reg_operand" "r")]
  69                             UNSPECV_HTM_TABORT))]
  70   "TARGET_HTM"
  71   "tabort. %0"
  72   [(set_attr "type" "htm")
  73    (set_attr "length" "4")])
  74
  75 (define_expand "tabortdc"
  76   [(set (match_dup 4)
  77         (unspec_volatile:CC [(match_operand 1 "u5bit_cint_operand" "n")
  78                              (match_operand:SI 2 "gpc_reg_operand" "r")
  79                              (match_operand:SI 3 "gpc_reg_operand" "r")]
  80                             UNSPECV_HTM_TABORTDC))
  81    (set (match_dup 5)
  82         (eq:SI (match_dup 4)
  83                (const_int 0)))
  84    (set (match_operand:SI 0 "int_reg_operand" "")
  85         (xor:SI (match_dup 5)
  86                 (const_int 1)))]
  87   "TARGET_HTM"
  88 {
  89   operands[4] = gen_rtx_REG (CCmode, CR0_REGNO);
  90   operands[5] = gen_reg_rtx (SImode);
  91 })
  92
  93 (define_insn "*tabortdc_internal"
  94   [(set (match_operand:CC 3 "cc_reg_operand" "=x")
  95         (unspec_volatile:CC [(match_operand 0 "u5bit_cint_operand" "n")
  96                              (match_operand:SI 1 "gpc_reg_operand" "r")
  97                              (match_operand:SI 2 "gpc_reg_operand" "r")]
  98                             UNSPECV_HTM_TABORTDC))]
  99   "TARGET_HTM"
 100   "tabortdc. %0,%1,%2"
 101   [(set_attr "type" "htm")
 102    (set_attr "length" "4")])
 103
 104 (define_expand "tabortdci"
 105   [(set (match_dup 4)
 106         (unspec_volatile:CC [(match_operand 1 "u5bit_cint_operand" "n")
 107                              (match_operand:SI 2 "gpc_reg_operand" "r")
 108                              (match_operand 3 "s5bit_cint_operand" "n")]
 109                             UNSPECV_HTM_TABORTDCI))
 110    (set (match_dup 5)
 111         (eq:SI (match_dup 4)
 112                (const_int 0)))
 113    (set (match_operand:SI 0 "int_reg_operand" "")
 114         (xor:SI (match_dup 5)
 115                 (const_int 1)))]
 116   "TARGET_HTM"
 117 {
 118   operands[4] = gen_rtx_REG (CCmode, CR0_REGNO);
 119   operands[5] = gen_reg_rtx (SImode);
 120 })
 121
 122 (define_insn "*tabortdci_internal"
 123   [(set (match_operand:CC 3 "cc_reg_operand" "=x")
 124         (unspec_volatile:CC [(match_operand 0 "u5bit_cint_operand" "n")
 125                              (match_operand:SI 1 "gpc_reg_operand" "r")
 126                              (match_operand 2 "s5bit_cint_operand" "n")]
 127                             UNSPECV_HTM_TABORTDCI))]
 128   "TARGET_HTM"
 129   "tabortdci. %0,%1,%2"
 130   [(set_attr "type" "htm")
 131    (set_attr "length" "4")])
 132
 133 (define_expand "tabortwc"
 134   [(set (match_dup 4)
 135         (unspec_volatile:CC [(match_operand 1 "u5bit_cint_operand" "n")
 136                              (match_operand:SI 2 "gpc_reg_operand" "r")
 137                              (match_operand:SI 3 "gpc_reg_operand" "r")]
 138                             UNSPECV_HTM_TABORTWC))
 139    (set (match_dup 5)
 140         (eq:SI (match_dup 4)
 141                (const_int 0)))
 142    (set (match_operand:SI 0 "int_reg_operand" "")
 143         (xor:SI (match_dup 5)
 144                 (const_int 1)))]
 145   "TARGET_HTM"
 146 {
 147   operands[4] = gen_rtx_REG (CCmode, CR0_REGNO);
 148   operands[5] = gen_reg_rtx (SImode);
 149 })
 150
 151 (define_insn "*tabortwc_internal"
 152   [(set (match_operand:CC 3 "cc_reg_operand" "=x")
 153         (unspec_volatile:CC [(match_operand 0 "u5bit_cint_operand" "n")
 154                              (match_operand:SI 1 "gpc_reg_operand" "r")
 155                              (match_operand:SI 2 "gpc_reg_operand" "r")]
 156                             UNSPECV_HTM_TABORTWC))]
 157   "TARGET_HTM"
 158   "tabortwc. %0,%1,%2"
 159   [(set_attr "type" "htm")
 160    (set_attr "length" "4")])
 161
 162 (define_expand "tabortwci"
 163   [(set (match_dup 4)
 164         (unspec_volatile:CC [(match_operand 1 "u5bit_cint_operand" "n")
 165                              (match_operand:SI 2 "gpc_reg_operand" "r")
 166                              (match_operand 3 "s5bit_cint_operand" "n")]
 167                             UNSPECV_HTM_TABORTWCI))
 168    (set (match_dup 5)
 169         (eq:SI (match_dup 4)
 170                (const_int 0)))
 171    (set (match_operand:SI 0 "int_reg_operand" "")
 172         (xor:SI (match_dup 5)
 173                 (const_int 1)))]
 174   "TARGET_HTM"
 175 {
 176   operands[4] = gen_rtx_REG (CCmode, CR0_REGNO);
 177   operands[5] = gen_reg_rtx (SImode);
 178 })
 179
 180 (define_expand "ttest"
 181   [(set (match_dup 1)
 182         (unspec_volatile:CC [(const_int 0)
 183                              (reg:SI 0)
 184                              (const_int 0)]
 185                             UNSPECV_HTM_TABORTWCI))
 186    (set (subreg:CC (match_dup 2) 0) (match_dup 1))
 187    (set (match_dup 3) (lshiftrt:SI (match_dup 2) (const_int 28)))
 188    (set (match_operand:SI 0 "int_reg_operand" "")
 189         (and:SI (match_dup 3)
 190                 (const_int 15)))]
 191   "TARGET_HTM"
 192 {
 193   operands[1] = gen_rtx_REG (CCmode, CR0_REGNO);
 194   operands[2] = gen_reg_rtx (SImode);
 195   operands[3] = gen_reg_rtx (SImode);
 196 })
 197
 198 (define_insn "*tabortwci_internal"
 199   [(set (match_operand:CC 3 "cc_reg_operand" "=x")
 200         (unspec_volatile:CC [(match_operand 0 "u5bit_cint_operand" "n")
 201                              (match_operand:SI 1 "gpc_reg_operand" "r")
 202                              (match_operand 2 "s5bit_cint_operand" "n")]
 203                             UNSPECV_HTM_TABORTWCI))]
 204   "TARGET_HTM"
 205   "tabortwci. %0,%1,%2"
 206   [(set_attr "type" "htm")
 207    (set_attr "length" "4")])
 208
 209 (define_expand "tbegin"
 210   [(set (match_dup 2)
 211         (unspec_volatile:CC [(match_operand 1 "const_0_to_1_operand" "n")]
 212                             UNSPECV_HTM_TBEGIN))
 213    (set (match_dup 3)
 214         (eq:SI (match_dup 2)
 215                (const_int 0)))
 216    (set (match_operand:SI 0 "int_reg_operand" "")
 217         (xor:SI (match_dup 3)
 218                 (const_int 1)))]
 219   "TARGET_HTM"
 220 {
 221   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
 222   operands[3] = gen_reg_rtx (SImode);
 223 })
 224
 225 (define_insn "*tbegin_internal"
 226   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
 227         (unspec_volatile:CC [(match_operand 0 "const_0_to_1_operand" "n")]
 228                             UNSPECV_HTM_TBEGIN))]
 229   "TARGET_HTM"
 230   "tbegin. %0"
 231   [(set_attr "type" "htm")
 232    (set_attr "length" "4")])
 233
 234 (define_expand "tcheck"
 235   [(set (match_dup 2)
 236         (unspec_volatile:CC [(match_operand 1 "u3bit_cint_operand" "n")]
 237                             UNSPECV_HTM_TCHECK))
 238    (set (match_dup 3)
 239         (eq:SI (match_dup 2)
 240                (const_int 0)))
 241    (set (match_operand:SI 0 "int_reg_operand" "")
 242         (xor:SI (match_dup 3)
 243                 (const_int 1)))]
 244   "TARGET_HTM"
 245 {
 246   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
 247   operands[3] = gen_reg_rtx (SImode);
 248 })
 249
 250 (define_insn "*tcheck_internal"
 251   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
 252         (unspec_volatile:CC [(match_operand 0 "u3bit_cint_operand" "n")]
 253                             UNSPECV_HTM_TCHECK))]
 254   "TARGET_HTM"
 255   "tcheck %0"
 256   [(set_attr "type" "htm")
 257    (set_attr "length" "4")])
 258
 259 (define_expand "tend"
 260   [(set (match_dup 2)
 261         (unspec_volatile:CC [(match_operand 1 "const_0_to_1_operand" "n")]
 262                             UNSPECV_HTM_TEND))
 263    (set (match_dup 3)
 264         (eq:SI (match_dup 2)
 265                (const_int 0)))
 266    (set (match_operand:SI 0 "int_reg_operand" "")
 267         (xor:SI (match_dup 3)
 268                 (const_int 1)))]
 269   "TARGET_HTM"
 270 {
 271   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
 272   operands[3] = gen_reg_rtx (SImode);
 273 })
 274
 275 (define_insn "*tend_internal"
 276   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
 277         (unspec_volatile:CC [(match_operand 0 "const_0_to_1_operand" "n")]
 278                             UNSPECV_HTM_TEND))]
 279   "TARGET_HTM"
 280   "tend. %0"
 281   [(set_attr "type" "htm")
 282    (set_attr "length" "4")])
 283
 284 (define_expand "trechkpt"
 285   [(set (match_dup 1)
 286         (unspec_volatile:CC [(const_int 0)]
 287                             UNSPECV_HTM_TRECHKPT))
 288    (set (match_dup 2)
 289         (eq:SI (match_dup 1)
 290                (const_int 0)))
 291    (set (match_operand:SI 0 "int_reg_operand" "")
 292         (xor:SI (match_dup 2)
 293                 (const_int 1)))]
 294   "TARGET_HTM"
 295 {
 296   operands[1] = gen_rtx_REG (CCmode, CR0_REGNO);
 297   operands[2] = gen_reg_rtx (SImode);
 298 })
 299
 300 (define_insn "*trechkpt_internal"
 301   [(set (match_operand:CC 0 "cc_reg_operand" "=x")
 302         (unspec_volatile:CC [(const_int 0)]
 303                             UNSPECV_HTM_TRECHKPT))]
 304   "TARGET_HTM"
 305   "trechkpt."
 306   [(set_attr "type" "htm")
 307    (set_attr "length" "4")])
 308
 309 (define_expand "treclaim"
 310   [(set (match_dup 2)
 311         (unspec_volatile:CC [(match_operand:SI 1 "gpc_reg_operand" "r")]
 312                             UNSPECV_HTM_TRECLAIM))
 313    (set (match_dup 3)
 314         (eq:SI (match_dup 2)
 315                (const_int 0)))
 316    (set (match_operand:SI 0 "int_reg_operand" "")
 317         (xor:SI (match_dup 3)
 318                 (const_int 1)))]
 319   "TARGET_HTM"
 320 {
 321   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
 322   operands[3] = gen_reg_rtx (SImode);
 323 })
 324
 325 (define_insn "*treclaim_internal"
 326   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
 327         (unspec_volatile:CC [(match_operand:SI 0 "gpc_reg_operand" "r")]
 328                             UNSPECV_HTM_TRECLAIM))]
 329   "TARGET_HTM"
 330   "treclaim. %0"
 331   [(set_attr "type" "htm")
 332    (set_attr "length" "4")])
 333
 334 (define_expand "tsr"
 335   [(set (match_dup 2)
 336         (unspec_volatile:CC [(match_operand 1 "const_0_to_1_operand" "n")]
 337                             UNSPECV_HTM_TSR))
 338    (set (match_dup 3)
 339         (eq:SI (match_dup 2)
 340                (const_int 0)))
 341    (set (match_operand:SI 0 "int_reg_operand" "")
 342         (xor:SI (match_dup 3)
 343                 (const_int 1)))]
 344   "TARGET_HTM"
 345 {
 346   operands[2] = gen_rtx_REG (CCmode, CR0_REGNO);
 347   operands[3] = gen_reg_rtx (SImode);
 348 })
 349
 350 (define_insn "*tsr_internal"
 351   [(set (match_operand:CC 1 "cc_reg_operand" "=x")
 352         (unspec_volatile:CC [(match_operand 0 "const_0_to_1_operand" "n")]
 353                             UNSPECV_HTM_TSR))]
 354   "TARGET_HTM"
 355   "tsr. %0"
 356   [(set_attr "type" "htm")
 357    (set_attr "length" "4")])
 358
 359 (define_insn "htm_mfspr_<mode>"
 360   [(set (match_operand:P 0 "gpc_reg_operand" "=r")
 361         (unspec_volatile:P [(match_operand 1 "u10bit_cint_operand" "n")
 362                             (match_operand:P 2 "htm_spr_reg_operand" "")]
 363                            UNSPECV_HTM_MFSPR))]
 364   "TARGET_HTM"
 365   "mfspr %0,%1";
 366   [(set_attr "type" "htm")
 367    (set_attr "length" "4")])
 368
 369 (define_insn "htm_mtspr_<mode>"
 370   [(set (match_operand:P 2 "htm_spr_reg_operand" "")
 371         (unspec_volatile:P [(match_operand:P 0 "gpc_reg_operand" "r")
 372                             (match_operand 1 "u10bit_cint_operand" "n")]
 373                            UNSPECV_HTM_MTSPR))]
 374   "TARGET_HTM"
 375   "mtspr %1,%0";
 376   [(set_attr "type" "htm")
 377    (set_attr "length" "4")])