gcc/config/arm/predicates.md

   1 ;; Predicate definitions for ARM and Thumb
   2 ;; Copyright (C) 2004-2015 Free Software Foundation, Inc.
   3 ;; Contributed by ARM Ltd.
   4
   5 ;; This file is part of GCC.
   6
   7 ;; GCC is free software; you can redistribute it and/or modify it
   8 ;; under the terms of the GNU General Public License as published
   9 ;; by the Free Software Foundation; either version 3, or (at your
  10 ;; option) any later version.
  11
  12 ;; GCC is distributed in the hope that it will be useful, but WITHOUT
  13 ;; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  14 ;; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  15 ;; License for more details.
  16
  17 ;; You should have received a copy of the GNU General Public License
  18 ;; along with GCC; see the file COPYING3.  If not see
  19 ;; <http://www.gnu.org/licenses/>.
  20
  21 (define_predicate "s_register_operand"
  22   (match_code "reg,subreg")
  23 {
  24   if (GET_CODE (op) == SUBREG)
  25     op = SUBREG_REG (op);
  26   /* We don't consider registers whose class is NO_REGS
  27      to be a register operand.  */
  28   /* XXX might have to check for lo regs only for thumb ??? */
  29   return (REG_P (op)
  30           && (REGNO (op) >= FIRST_PSEUDO_REGISTER
  31               || REGNO_REG_CLASS (REGNO (op)) != NO_REGS));
  32 })
  33
  34 (define_predicate "imm_for_neon_inv_logic_operand"
  35   (match_code "const_vector")
  36 {
  37   return (TARGET_NEON
  38           && neon_immediate_valid_for_logic (op, mode, 1, NULL, NULL));
  39 })
  40
  41 (define_predicate "neon_inv_logic_op2"
  42   (ior (match_operand 0 "imm_for_neon_inv_logic_operand")
  43        (match_operand 0 "s_register_operand")))
  44
  45 (define_predicate "imm_for_neon_logic_operand"
  46   (match_code "const_vector")
  47 {
  48   return (TARGET_NEON
  49           && neon_immediate_valid_for_logic (op, mode, 0, NULL, NULL));
  50 })
  51
  52 (define_predicate "neon_logic_op2"
  53   (ior (match_operand 0 "imm_for_neon_logic_operand")
  54        (match_operand 0 "s_register_operand")))
  55
  56 ;; Any general register.
  57 (define_predicate "arm_hard_general_register_operand"
  58   (match_code "reg")
  59 {
  60   return REGNO (op) <= LAST_ARM_REGNUM;
  61 })
  62
  63 ;; A low register.
  64 (define_predicate "low_register_operand"
  65   (and (match_code "reg")
  66        (match_test "REGNO (op) <= LAST_LO_REGNUM")))
  67
  68 ;; A low register or const_int.
  69 (define_predicate "low_reg_or_int_operand"
  70   (ior (match_code "const_int")
  71        (match_operand 0 "low_register_operand")))
  72
  73 ;; Any core register, or any pseudo.  */
  74 (define_predicate "arm_general_register_operand"
  75   (match_code "reg,subreg")
  76 {
  77   if (GET_CODE (op) == SUBREG)
  78     op = SUBREG_REG (op);
  79
  80   return (REG_P (op)
  81           && (REGNO (op) <= LAST_ARM_REGNUM
  82               || REGNO (op) >= FIRST_PSEUDO_REGISTER));
  83 })
  84
  85 (define_predicate "vfp_register_operand"
  86   (match_code "reg,subreg")
  87 {
  88   if (GET_CODE (op) == SUBREG)
  89     op = SUBREG_REG (op);
  90
  91   /* We don't consider registers whose class is NO_REGS
  92      to be a register operand.  */
  93   return (REG_P (op)
  94           && (REGNO (op) >= FIRST_PSEUDO_REGISTER
  95               || REGNO_REG_CLASS (REGNO (op)) == VFP_D0_D7_REGS
  96               || REGNO_REG_CLASS (REGNO (op)) == VFP_LO_REGS
  97               || (TARGET_VFPD32
  98                   && REGNO_REG_CLASS (REGNO (op)) == VFP_REGS)));
  99 })
 100
 101 (define_predicate "vfp_hard_register_operand"
 102   (match_code "reg")
 103 {
 104   return (IS_VFP_REGNUM (REGNO (op)));
 105 })
 106
 107 (define_predicate "zero_operand"
 108   (and (match_code "const_int,const_double,const_vector")
 109        (match_test "op == CONST0_RTX (mode)")))
 110
 111 ;; Match a register, or zero in the appropriate mode.
 112 (define_predicate "reg_or_zero_operand"
 113   (ior (match_operand 0 "s_register_operand")
 114        (match_operand 0 "zero_operand")))
 115
 116 (define_special_predicate "subreg_lowpart_operator"
 117   (and (match_code "subreg")
 118        (match_test "subreg_lowpart_p (op)")))
 119
 120 ;; Reg, subreg(reg) or const_int.
 121 (define_predicate "reg_or_int_operand"
 122   (ior (match_code "const_int")
 123        (match_operand 0 "s_register_operand")))
 124
 125 (define_predicate "arm_immediate_operand"
 126   (and (match_code "const_int")
 127        (match_test "const_ok_for_arm (INTVAL (op))")))
 128
 129 ;; A constant value which fits into two instructions, each taking
 130 ;; an arithmetic constant operand for one of the words.
 131 (define_predicate "arm_immediate_di_operand"
 132   (and (match_code "const_int,const_double")
 133        (match_test "arm_const_double_by_immediates (op)")))
 134
 135 (define_predicate "arm_neg_immediate_operand"
 136   (and (match_code "const_int")
 137        (match_test "const_ok_for_arm (-INTVAL (op))")))
 138
 139 (define_predicate "arm_not_immediate_operand"
 140   (and (match_code "const_int")
 141        (match_test "const_ok_for_arm (~INTVAL (op))")))
 142
 143 (define_predicate "const0_operand"
 144   (and (match_code "const_int")
 145        (match_test "INTVAL (op) == 0")))
 146
 147 ;; Something valid on the RHS of an ARM data-processing instruction
 148 (define_predicate "arm_rhs_operand"
 149   (ior (match_operand 0 "s_register_operand")
 150        (match_operand 0 "arm_immediate_operand")))
 151
 152 (define_predicate "arm_rhsm_operand"
 153   (ior (match_operand 0 "arm_rhs_operand")
 154        (match_operand 0 "memory_operand")))
 155
 156 (define_predicate "const_int_I_operand"
 157   (and (match_operand 0 "const_int_operand")
 158        (match_test "satisfies_constraint_I (op)")))
 159
 160 (define_predicate "const_int_M_operand"
 161   (and (match_operand 0 "const_int_operand")
 162        (match_test "satisfies_constraint_M (op)")))
 163
 164 ;; This doesn't have to do much because the constant is already checked
 165 ;; in the shift_operator predicate.
 166 (define_predicate "shift_amount_operand"
 167   (ior (and (match_test "TARGET_ARM")
 168             (match_operand 0 "s_register_operand"))
 169        (match_operand 0 "const_int_operand")))
 170
 171 (define_predicate "const_neon_scalar_shift_amount_operand"
 172   (and (match_code "const_int")
 173        (match_test "((unsigned HOST_WIDE_INT) INTVAL (op)) <= GET_MODE_BITSIZE (mode)
 174         && ((unsigned HOST_WIDE_INT) INTVAL (op)) > 0")))
 175
 176 (define_predicate "ldrd_strd_offset_operand"
 177   (and (match_operand 0 "const_int_operand")
 178        (match_test "TARGET_LDRD && offset_ok_for_ldrd_strd (INTVAL (op))")))
 179
 180 (define_predicate "arm_add_operand"
 181   (ior (match_operand 0 "arm_rhs_operand")
 182        (match_operand 0 "arm_neg_immediate_operand")))
 183
 184 (define_predicate "arm_anddi_operand_neon"
 185   (ior (match_operand 0 "s_register_operand")
 186        (and (match_code "const_int")
 187             (match_test "const_ok_for_dimode_op (INTVAL (op), AND)"))
 188        (match_operand 0 "neon_inv_logic_op2")))
 189
 190 (define_predicate "arm_iordi_operand_neon"
 191   (ior (match_operand 0 "s_register_operand")
 192        (and (match_code "const_int")
 193             (match_test "const_ok_for_dimode_op (INTVAL (op), IOR)"))
 194        (match_operand 0 "neon_logic_op2")))
 195
 196 (define_predicate "arm_xordi_operand"
 197   (ior (match_operand 0 "s_register_operand")
 198        (and (match_code "const_int")
 199             (match_test "const_ok_for_dimode_op (INTVAL (op), XOR)"))))
 200
 201 (define_predicate "arm_adddi_operand"
 202   (ior (match_operand 0 "s_register_operand")
 203        (and (match_code "const_int")
 204             (match_test "const_ok_for_dimode_op (INTVAL (op), PLUS)"))))
 205
 206 (define_predicate "arm_addimm_operand"
 207   (ior (match_operand 0 "arm_immediate_operand")
 208        (match_operand 0 "arm_neg_immediate_operand")))
 209
 210 (define_predicate "arm_not_operand"
 211   (ior (match_operand 0 "arm_rhs_operand")
 212        (match_operand 0 "arm_not_immediate_operand")))
 213
 214 (define_predicate "arm_di_operand"
 215   (ior (match_operand 0 "s_register_operand")
 216        (match_operand 0 "arm_immediate_di_operand")))
 217
 218 ;; True if the operand is a memory reference which contains an
 219 ;; offsettable address.
 220 (define_predicate "offsettable_memory_operand"
 221   (and (match_code "mem")
 222        (match_test
 223         "offsettable_address_p (reload_completed | reload_in_progress,
 224                                 mode, XEXP (op, 0))")))
 225
 226 ;; True if the operand is a memory operand that does not have an
 227 ;; automodified base register (and thus will not generate output reloads).
 228 (define_predicate "call_memory_operand"
 229   (and (match_code "mem")
 230        (and (match_test "GET_RTX_CLASS (GET_CODE (XEXP (op, 0)))
 231                          != RTX_AUTOINC")
 232             (match_operand 0 "memory_operand"))))
 233
 234 (define_predicate "arm_reload_memory_operand"
 235   (and (match_code "mem,reg,subreg")
 236        (match_test "(!CONSTANT_P (op)
 237                      && (true_regnum(op) == -1
 238                          || (REG_P (op)
 239                              && REGNO (op) >= FIRST_PSEUDO_REGISTER)))")))
 240
 241 (define_predicate "vfp_compare_operand"
 242   (ior (match_operand 0 "s_register_operand")
 243        (and (match_code "const_double")
 244             (match_test "arm_const_double_rtx (op)"))))
 245
 246 (define_predicate "arm_float_compare_operand"
 247   (if_then_else (match_test "TARGET_VFP")
 248                 (match_operand 0 "vfp_compare_operand")
 249                 (match_operand 0 "s_register_operand")))
 250
 251 ;; True for valid index operands.
 252 (define_predicate "index_operand"
 253   (ior (match_operand 0 "s_register_operand")
 254        (and (match_operand 0 "immediate_operand")
 255             (match_test "(!CONST_INT_P (op)
 256                           || (INTVAL (op) < 4096 && INTVAL (op) > -4096))"))))
 257
 258 ;; True for operators that can be combined with a shift in ARM state.
 259 (define_special_predicate "shiftable_operator"
 260   (and (match_code "plus,minus,ior,xor,and")
 261        (match_test "mode == GET_MODE (op)")))
 262
 263 (define_special_predicate "shiftable_operator_strict_it"
 264   (and (match_code "plus,and")
 265        (match_test "mode == GET_MODE (op)")))
 266
 267 ;; True for logical binary operators.
 268 (define_special_predicate "logical_binary_operator"
 269   (and (match_code "ior,xor,and")
 270        (match_test "mode == GET_MODE (op)")))
 271
 272 ;; True for commutative operators
 273 (define_special_predicate "commutative_binary_operator"
 274   (and (match_code "ior,xor,and,plus")
 275        (match_test "mode == GET_MODE (op)")))
 276
 277 ;; True for shift operators.
 278 ;; Notes:
 279 ;;  * mult is only permitted with a constant shift amount
 280 ;;  * patterns that permit register shift amounts only in ARM mode use
 281 ;;    shift_amount_operand, patterns that always allow registers do not,
 282 ;;    so we don't have to worry about that sort of thing here.
 283 (define_special_predicate "shift_operator"
 284   (and (ior (ior (and (match_code "mult")
 285                       (match_test "power_of_two_operand (XEXP (op, 1), mode)"))
 286                  (and (match_code "rotate")
 287                       (match_test "CONST_INT_P (XEXP (op, 1))
 288                                    && ((unsigned HOST_WIDE_INT) INTVAL (XEXP (op, 1))) < 32")))
 289             (and (match_code "ashift,ashiftrt,lshiftrt,rotatert")
 290                  (match_test "!CONST_INT_P (XEXP (op, 1))
 291                               || ((unsigned HOST_WIDE_INT) INTVAL (XEXP (op, 1))) < 32")))
 292        (match_test "mode == GET_MODE (op)")))
 293
 294 (define_special_predicate "shift_nomul_operator"
 295   (and (ior (and (match_code "rotate")
 296                  (match_test "CONST_INT_P (XEXP (op, 1))
 297                               && ((unsigned HOST_WIDE_INT) INTVAL (XEXP (op, 1))) < 32"))
 298             (and (match_code "ashift,ashiftrt,lshiftrt,rotatert")
 299                  (match_test "!CONST_INT_P (XEXP (op, 1))
 300                               || ((unsigned HOST_WIDE_INT) INTVAL (XEXP (op, 1))) < 32")))
 301        (match_test "mode == GET_MODE (op)")))
 302
 303 ;; True for shift operators which can be used with saturation instructions.
 304 (define_special_predicate "sat_shift_operator"
 305   (and (ior (and (match_code "mult")
 306                  (match_test "power_of_two_operand (XEXP (op, 1), mode)"))
 307             (and (match_code "ashift,ashiftrt")
 308                  (match_test "CONST_INT_P (XEXP (op, 1))
 309                               && ((unsigned HOST_WIDE_INT) INTVAL (XEXP (op, 1)) < 32)")))
 310        (match_test "mode == GET_MODE (op)")))
 311
 312 ;; True for MULT, to identify which variant of shift_operator is in use.
 313 (define_special_predicate "mult_operator"
 314   (match_code "mult"))
 315
 316 ;; True for operators that have 16-bit thumb variants.  */
 317 (define_special_predicate "thumb_16bit_operator"
 318   (match_code "plus,minus,and,ior,xor"))
 319
 320 ;; True for EQ & NE
 321 (define_special_predicate "equality_operator"
 322   (match_code "eq,ne"))
 323
 324 ;; True for integer comparisons and, if FP is active, for comparisons
 325 ;; other than LTGT or UNEQ.
 326 (define_special_predicate "expandable_comparison_operator"
 327   (match_code "eq,ne,le,lt,ge,gt,geu,gtu,leu,ltu,
 328                unordered,ordered,unlt,unle,unge,ungt"))
 329
 330 ;; Likewise, but only accept comparisons that are directly supported
 331 ;; by ARM condition codes.
 332 (define_special_predicate "arm_comparison_operator"
 333   (and (match_operand 0 "expandable_comparison_operator")
 334        (match_test "maybe_get_arm_condition_code (op) != ARM_NV")))
 335
 336 (define_special_predicate "lt_ge_comparison_operator"
 337   (match_code "lt,ge"))
 338
 339 ;; The vsel instruction only accepts the ARM condition codes listed below.
 340 (define_special_predicate "arm_vsel_comparison_operator"
 341   (and (match_operand 0 "expandable_comparison_operator")
 342        (match_test "maybe_get_arm_condition_code (op) == ARM_GE
 343                     || maybe_get_arm_condition_code (op) == ARM_GT
 344                     || maybe_get_arm_condition_code (op) == ARM_EQ
 345                     || maybe_get_arm_condition_code (op) == ARM_VS
 346                     || maybe_get_arm_condition_code (op) == ARM_LT
 347                     || maybe_get_arm_condition_code (op) == ARM_LE
 348                     || maybe_get_arm_condition_code (op) == ARM_NE
 349                     || maybe_get_arm_condition_code (op) == ARM_VC")))
 350
 351 (define_special_predicate "arm_cond_move_operator"
 352   (if_then_else (match_test "arm_restrict_it")
 353                 (and (match_test "TARGET_FPU_ARMV8")
 354                      (match_operand 0 "arm_vsel_comparison_operator"))
 355                 (match_operand 0 "expandable_comparison_operator")))
 356
 357 (define_special_predicate "noov_comparison_operator"
 358   (match_code "lt,ge,eq,ne"))
 359
 360 (define_special_predicate "minmax_operator"
 361   (and (match_code "smin,smax,umin,umax")
 362        (match_test "mode == GET_MODE (op)")))
 363
 364 (define_special_predicate "cc_register"
 365   (and (match_code "reg")
 366        (and (match_test "REGNO (op) == CC_REGNUM")
 367             (ior (match_test "mode == GET_MODE (op)")
 368                  (match_test "mode == VOIDmode && GET_MODE_CLASS (GET_MODE (op)) == MODE_CC")))))
 369
 370 (define_special_predicate "dominant_cc_register"
 371   (match_code "reg")
 372 {
 373   if (mode == VOIDmode)
 374     {
 375       mode = GET_MODE (op);
 376
 377       if (GET_MODE_CLASS (mode) != MODE_CC)
 378         return false;
 379     }
 380
 381   return (cc_register (op, mode)
 382           && (mode == CC_DNEmode
 383              || mode == CC_DEQmode
 384              || mode == CC_DLEmode
 385              || mode == CC_DLTmode
 386              || mode == CC_DGEmode
 387              || mode == CC_DGTmode
 388              || mode == CC_DLEUmode
 389              || mode == CC_DLTUmode
 390              || mode == CC_DGEUmode
 391              || mode == CC_DGTUmode));
 392 })
 393
 394 (define_special_predicate "arm_extendqisi_mem_op"
 395   (and (match_operand 0 "memory_operand")
 396        (match_test "TARGET_ARM ? arm_legitimate_address_outer_p (mode,
 397                                                                  XEXP (op, 0),
 398                                                                  SIGN_EXTEND,
 399                                                                  0)
 400                                : memory_address_p (QImode, XEXP (op, 0))")))
 401
 402 (define_special_predicate "arm_reg_or_extendqisi_mem_op"
 403   (ior (match_operand 0 "arm_extendqisi_mem_op")
 404        (match_operand 0 "s_register_operand")))
 405
 406 (define_predicate "power_of_two_operand"
 407   (match_code "const_int")
 408 {
 409   unsigned HOST_WIDE_INT value = INTVAL (op) & 0xffffffff;
 410
 411   return value != 0 && (value & (value - 1)) == 0;
 412 })
 413
 414 (define_predicate "nonimmediate_di_operand"
 415   (match_code "reg,subreg,mem")
 416 {
 417    if (s_register_operand (op, mode))
 418      return true;
 419
 420    if (GET_CODE (op) == SUBREG)
 421      op = SUBREG_REG (op);
 422
 423    return MEM_P (op) && memory_address_p (DImode, XEXP (op, 0));
 424 })
 425
 426 (define_predicate "di_operand"
 427   (ior (match_code "const_int,const_double")
 428        (and (match_code "reg,subreg,mem")
 429             (match_operand 0 "nonimmediate_di_operand"))))
 430
 431 (define_predicate "nonimmediate_soft_df_operand"
 432   (match_code "reg,subreg,mem")
 433 {
 434   if (s_register_operand (op, mode))
 435     return true;
 436
 437   if (GET_CODE (op) == SUBREG)
 438     op = SUBREG_REG (op);
 439
 440   return MEM_P (op) && memory_address_p (DFmode, XEXP (op, 0));
 441 })
 442
 443 (define_predicate "soft_df_operand"
 444   (ior (match_code "const_double")
 445        (and (match_code "reg,subreg,mem")
 446             (match_operand 0 "nonimmediate_soft_df_operand"))))
 447
 448 (define_special_predicate "load_multiple_operation"
 449   (match_code "parallel")
 450 {
 451  return ldm_stm_operation_p (op, /*load=*/true, SImode,
 452                                  /*consecutive=*/false,
 453                                  /*return_pc=*/false);
 454 })
 455
 456 (define_special_predicate "store_multiple_operation"
 457   (match_code "parallel")
 458 {
 459  return ldm_stm_operation_p (op, /*load=*/false, SImode,
 460                                  /*consecutive=*/false,
 461                                  /*return_pc=*/false);
 462 })
 463
 464 (define_special_predicate "pop_multiple_return"
 465   (match_code "parallel")
 466 {
 467  return ldm_stm_operation_p (op, /*load=*/true, SImode,
 468                                  /*consecutive=*/false,
 469                                  /*return_pc=*/true);
 470 })
 471
 472 (define_special_predicate "pop_multiple_fp"
 473   (match_code "parallel")
 474 {
 475  return ldm_stm_operation_p (op, /*load=*/true, DFmode,
 476                                  /*consecutive=*/true,
 477                                  /*return_pc=*/false);
 478 })
 479
 480 (define_special_predicate "multi_register_push"
 481   (match_code "parallel")
 482 {
 483   if ((GET_CODE (XVECEXP (op, 0, 0)) != SET)
 484       || (GET_CODE (SET_SRC (XVECEXP (op, 0, 0))) != UNSPEC)
 485       || (XINT (SET_SRC (XVECEXP (op, 0, 0)), 1) != UNSPEC_PUSH_MULT))
 486     return false;
 487
 488   return true;
 489 })
 490
 491 (define_predicate "push_mult_memory_operand"
 492   (match_code "mem")
 493 {
 494   /* ??? Given how PUSH_MULT is generated in the prologues, is there
 495      any point in testing for thumb1 specially?  All of the variants
 496      use the same form.  */
 497   if (TARGET_THUMB1)
 498     {
 499       /* ??? No attempt is made to represent STMIA, or validate that
 500          the stack adjustment matches the register count.  This is
 501          true of the ARM/Thumb2 path as well.  */
 502       rtx x = XEXP (op, 0);
 503       if (GET_CODE (x) != PRE_MODIFY)
 504         return false;
 505       if (XEXP (x, 0) != stack_pointer_rtx)
 506         return false;
 507       x = XEXP (x, 1);
 508       if (GET_CODE (x) != PLUS)
 509         return false;
 510       if (XEXP (x, 0) != stack_pointer_rtx)
 511         return false;
 512       return CONST_INT_P (XEXP (x, 1));
 513     }
 514
 515   /* ARM and Thumb2 handle pre-modify in their legitimate_address.  */
 516   return memory_operand (op, mode);
 517 })
 518
 519 ;;-------------------------------------------------------------------------
 520 ;;
 521 ;; Thumb predicates
 522 ;;
 523
 524 (define_predicate "thumb1_cmp_operand"
 525   (ior (and (match_code "reg,subreg")
 526             (match_operand 0 "s_register_operand"))
 527        (and (match_code "const_int")
 528             (match_test "((unsigned HOST_WIDE_INT) INTVAL (op)) < 256"))))
 529
 530 (define_predicate "thumb1_cmpneg_operand"
 531   (and (match_code "const_int")
 532        (match_test "INTVAL (op) < 0 && INTVAL (op) > -256")))
 533
 534 ;; Return TRUE if a result can be stored in OP without clobbering the
 535 ;; condition code register.  Prior to reload we only accept a
 536 ;; register.  After reload we have to be able to handle memory as
 537 ;; well, since a pseudo may not get a hard reg and reload cannot
 538 ;; handle output-reloads on jump insns.
 539
 540 ;; We could possibly handle mem before reload as well, but that might
 541 ;; complicate things with the need to handle increment
 542 ;; side-effects.
 543 (define_predicate "thumb_cbrch_target_operand"
 544   (and (match_code "reg,subreg,mem")
 545        (ior (match_operand 0 "s_register_operand")
 546             (and (match_test "reload_in_progress || reload_completed")
 547                  (match_operand 0 "memory_operand")))))
 548
 549 ;;-------------------------------------------------------------------------
 550 ;;
 551 ;; iWMMXt predicates
 552 ;;
 553
 554 (define_predicate "imm_or_reg_operand"
 555   (ior (match_operand 0 "immediate_operand")
 556        (match_operand 0 "register_operand")))
 557
 558 ;; Neon predicates
 559
 560 (define_predicate "const_multiple_of_8_operand"
 561   (match_code "const_int")
 562 {
 563   unsigned HOST_WIDE_INT val = INTVAL (op);
 564   return (val & 7) == 0;
 565 })
 566
 567 (define_predicate "imm_for_neon_mov_operand"
 568   (match_code "const_vector,const_int")
 569 {
 570   return neon_immediate_valid_for_move (op, mode, NULL, NULL);
 571 })
 572
 573 (define_predicate "imm_for_neon_lshift_operand"
 574   (match_code "const_vector")
 575 {
 576   return neon_immediate_valid_for_shift (op, mode, NULL, NULL, true);
 577 })
 578
 579 (define_predicate "imm_for_neon_rshift_operand"
 580   (match_code "const_vector")
 581 {
 582   return neon_immediate_valid_for_shift (op, mode, NULL, NULL, false);
 583 })
 584
 585 (define_predicate "imm_lshift_or_reg_neon"
 586   (ior (match_operand 0 "s_register_operand")
 587        (match_operand 0 "imm_for_neon_lshift_operand")))
 588
 589 (define_predicate "imm_rshift_or_reg_neon"
 590   (ior (match_operand 0 "s_register_operand")
 591        (match_operand 0 "imm_for_neon_rshift_operand")))
 592
 593 ;; Predicates for named expanders that overlap multiple ISAs.
 594
 595 (define_predicate "cmpdi_operand"
 596   (and (match_test "TARGET_32BIT")
 597        (match_operand 0 "arm_di_operand")))
 598
 599 ;; True if the operand is memory reference suitable for a ldrex/strex.
 600 (define_predicate "arm_sync_memory_operand"
 601   (and (match_operand 0 "memory_operand")
 602        (match_code "reg" "0")))
 603
 604 ;; Predicates for parallel expanders based on mode.
 605 (define_special_predicate "vect_par_constant_high"
 606   (match_code "parallel")
 607 {
 608   HOST_WIDE_INT count = XVECLEN (op, 0);
 609   int i;
 610   int base = GET_MODE_NUNITS (mode);
 611
 612   if ((count < 1)
 613       || (count != base/2))
 614     return false;
 615
 616   if (!VECTOR_MODE_P (mode))
 617     return false;
 618
 619   for (i = 0; i < count; i++)
 620    {
 621      rtx elt = XVECEXP (op, 0, i);
 622      int val;
 623
 624      if (!CONST_INT_P (elt))
 625        return false;
 626
 627      val = INTVAL (elt);
 628      if (val != (base/2) + i)
 629        return false;
 630    }
 631   return true;
 632 })
 633
 634 (define_special_predicate "vect_par_constant_low"
 635   (match_code "parallel")
 636 {
 637   HOST_WIDE_INT count = XVECLEN (op, 0);
 638   int i;
 639   int base = GET_MODE_NUNITS (mode);
 640
 641   if ((count < 1)
 642       || (count != base/2))
 643     return false;
 644
 645   if (!VECTOR_MODE_P (mode))
 646     return false;
 647
 648   for (i = 0; i < count; i++)
 649    {
 650      rtx elt = XVECEXP (op, 0, i);
 651      int val;
 652
 653      if (!CONST_INT_P (elt))
 654        return false;
 655
 656      val = INTVAL (elt);
 657      if (val != i)
 658        return false;
 659    }
 660   return true;
 661 })
 662
 663 (define_predicate "const_double_vcvt_power_of_two_reciprocal"
 664   (and (match_code "const_double")
 665        (match_test "TARGET_32BIT && TARGET_VFP
 666                    && vfp3_const_double_for_fract_bits (op)")))
 667
 668 (define_predicate "const_double_vcvt_power_of_two"
 669   (and (match_code "const_double")
 670        (match_test "TARGET_32BIT && TARGET_VFP
 671                     && vfp3_const_double_for_bits (op) > 0")))
 672
 673 (define_predicate "neon_struct_operand"
 674   (and (match_code "mem")
 675        (match_test "TARGET_32BIT && neon_vector_mem_operand (op, 2, true)")))
 676
 677 (define_predicate "neon_permissive_struct_operand"
 678   (and (match_code "mem")
 679        (match_test "TARGET_32BIT && neon_vector_mem_operand (op, 2, false)")))
 680
 681 (define_predicate "neon_perm_struct_or_reg_operand"
 682   (ior (match_operand 0 "neon_permissive_struct_operand")
 683        (match_operand 0 "s_register_operand")))
 684
 685 (define_special_predicate "add_operator"
 686   (match_code "plus"))
 687
 688 (define_predicate "mem_noofs_operand"
 689   (and (match_code "mem")
 690        (match_code "reg" "0")))
 691
 692 (define_predicate "call_insn_operand"
 693   (ior (and (match_code "symbol_ref")
 694             (match_test "!arm_is_long_call_p (SYMBOL_REF_DECL (op))"))
 695        (match_operand 0 "s_register_operand")))