mono/mini/cpu-ppc64.md

   1 # powerpc cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       a  r3 register (output from calls)
  17 #       b  base register (used in address references)
  18 #       f  floating point register
  19 #
  20 # len:number         describe the maximun length in bytes of the instruction
  21 # number is a positive integer
  22 #
  23 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  24 #
  25 # clob:spec          describe if the instruction clobbers registers or has special needs
  26 #
  27 # spec can be one of the following characters:
  28 #       c  clobbers caller-save registers
  29 #       r  'reserves' the destination register until a later instruction unreserves it
  30 #          used mostly to set output registers in function calls
  31 #
  32 # flags:spec        describe if the instruction uses or sets the flags (unused)
  33 #
  34 # spec can be one of the following chars:
  35 #       s  sets the flags
  36 #       u  uses the flags
  37 #       m  uses and modifies the flags
  38 #
  39 # res:spec          describe what units are used in the processor (unused)
  40 #
  41 # delay:            describe delay slots (unused)
  42 #
  43 # the required specifiers are: len, clob (if registers are clobbered), the registers
  44 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  45 #
  46 # See the code in mini-x86.c for more details on how the specifiers are used.
  47 #
  48 memory_barrier: len:4
  49 nop: len:4
  50 relaxed_nop: len:4
  51 break: len:4
  52 seq_point: len:48
  53 jmp: len:96
  54 call: dest:a clob:c len:36
  55 br: len:4
  56 throw: src1:i len:40
  57 rethrow: src1:i len:40
  58 ckfinite: dest:f src1:f
  59 ppc_check_finite: src1:i len:16
  60 add_ovf_carry: dest:i src1:i src2:i len:16
  61 sub_ovf_carry: dest:i src1:i src2:i len:16
  62 add_ovf_un_carry: dest:i src1:i src2:i len:16
  63 sub_ovf_un_carry: dest:i src1:i src2:i len:16
  64 start_handler: len:16
  65 endfinally: len:20
  66 ceq: dest:i len:12
  67 cgt: dest:i len:12
  68 cgt.un: dest:i len:12
  69 clt: dest:i len:12
  70 clt.un: dest:i len:12
  71 localloc: dest:i src1:i len:60
  72 compare: src1:i src2:i len:4
  73 compare_imm: src1:i len:12
  74 fcompare: src1:f src2:f len:12
  75 oparglist: src1:i len:12
  76 setlret: src1:i src2:i len:12
  77 checkthis: src1:b len:4
  78 voidcall: len:36 clob:c
  79 voidcall_reg: src1:i len:16 clob:c
  80 voidcall_membase: src1:b len:16 clob:c
  81 fcall: dest:g len:36 clob:c
  82 fcall_reg: dest:g src1:i len:16 clob:c
  83 fcall_membase: dest:g src1:b len:16 clob:c
  84 lcall: dest:a len:36 clob:c
  85 lcall_reg: dest:a src1:i len:16 clob:c
  86 lcall_membase: dest:a src1:b len:16 clob:c
  87 vcall: len:16 clob:c
  88 vcall_reg: src1:i len:16 clob:c
  89 vcall_membase: src1:b len:12 clob:c
  90 call_reg: dest:a src1:i len:16 clob:c
  91 call_membase: dest:a src1:b len:16 clob:c
  92 iconst: dest:i len:20
  93 i8const: dest:i len:20
  94 r4const: dest:f len:12
  95 r8const: dest:f len:24
  96 label: len:0
  97 store_membase_reg: dest:b src1:i len:12
  98 storei1_membase_reg: dest:b src1:i len:12
  99 storei2_membase_reg: dest:b src1:i len:12
 100 storei4_membase_reg: dest:b src1:i len:12
 101 storei8_membase_reg: dest:b src1:i len:12
 102 storer4_membase_reg: dest:b src1:f len:16
 103 storer8_membase_reg: dest:b src1:f len:12
 104 load_membase: dest:i src1:b len:12
 105 loadi1_membase: dest:i src1:b len:16
 106 loadu1_membase: dest:i src1:b len:12
 107 loadi2_membase: dest:i src1:b len:12
 108 loadu2_membase: dest:i src1:b len:12
 109 loadi4_membase: dest:i src1:b len:12
 110 loadu4_membase: dest:i src1:b len:12
 111 loadi8_membase: dest:i src1:b len:12
 112 loadr4_membase: dest:f src1:b len:12
 113 loadr8_membase: dest:f src1:b len:12
 114 load_memindex: dest:i src1:b src2:i len:4
 115 loadi1_memindex: dest:i src1:b src2:i len:8
 116 loadu1_memindex: dest:i src1:b src2:i len:4
 117 loadi2_memindex: dest:i src1:b src2:i len:4
 118 loadu2_memindex: dest:i src1:b src2:i len:4
 119 loadi4_memindex: dest:i src1:b src2:i len:4
 120 loadu4_memindex: dest:i src1:b src2:i len:4
 121 loadi8_memindex: dest:i src1:b src2:i len:4
 122 loadr4_memindex: dest:f src1:b src2:i len:4
 123 loadr8_memindex: dest:f src1:b src2:i len:4
 124 store_memindex: dest:b src1:i src2:i len:4
 125 storei1_memindex: dest:b src1:i src2:i len:4
 126 storei2_memindex: dest:b src1:i src2:i len:4
 127 storei4_memindex: dest:b src1:i src2:i len:4
 128 storei8_memindex: dest:b src1:i src2:i len:4
 129 storer4_memindex: dest:b src1:i src2:i len:8
 130 storer8_memindex: dest:b src1:i src2:i len:4
 131 loadu4_mem: dest:i len:8
 132 move: dest:i src1:i len:4
 133 fmove: dest:f src1:f len:4
 134 add_imm: dest:i src1:i len:4
 135 sub_imm: dest:i src1:i len:4
 136 mul_imm: dest:i src1:i len:4
 137 # there is no actual support for division or reminder by immediate
 138 # we simulate them, though (but we need to change the burg rules
 139 # to allocate a symbolic reg for src2)
 140 div_imm: dest:i src1:i src2:i len:20
 141 div_un_imm: dest:i src1:i src2:i len:12
 142 rem_imm: dest:i src1:i src2:i len:28
 143 rem_un_imm: dest:i src1:i src2:i len:16
 144 and_imm: dest:i src1:i len:4
 145 or_imm: dest:i src1:i len:4
 146 xor_imm: dest:i src1:i len:4
 147 shl_imm: dest:i src1:i len:4
 148 shr_imm: dest:i src1:i len:4
 149 shr_un_imm: dest:i src1:i len:4
 150 cond_exc_eq: len:8
 151 cond_exc_ne_un: len:8
 152 cond_exc_lt: len:8
 153 cond_exc_lt_un: len:8
 154 cond_exc_gt: len:8
 155 cond_exc_gt_un: len:8
 156 cond_exc_ge: len:8
 157 cond_exc_ge_un: len:8
 158 cond_exc_le: len:8
 159 cond_exc_le_un: len:8
 160 cond_exc_ov: len:12
 161 cond_exc_no: len:8
 162 cond_exc_c: len:12
 163 cond_exc_nc: len:8
 164 long_conv_to_ovf_i: dest:i src1:i src2:i len:32
 165 #long_mul_ovf:
 166 long_conv_to_r_un: dest:f src1:i src2:i len:37
 167 float_beq: len:8
 168 float_bne_un: len:8
 169 float_blt: len:8
 170 float_blt_un: len:8
 171 float_bgt: len:8
 172 float_bgt_un: len:8
 173 float_bge: len:8
 174 float_bge_un: len:8
 175 float_ble: len:8
 176 float_ble_un: len:8
 177 float_add: dest:f src1:f src2:f len:4
 178 float_sub: dest:f src1:f src2:f len:4
 179 float_mul: dest:f src1:f src2:f len:4
 180 float_div: dest:f src1:f src2:f len:4
 181 float_div_un: dest:f src1:f src2:f len:4
 182 float_rem: dest:f src1:f src2:f len:16
 183 float_rem_un: dest:f src1:f src2:f len:16
 184 float_neg: dest:f src1:f len:4
 185 float_not: dest:f src1:f len:4
 186 float_conv_to_i1: dest:i src1:f len:40
 187 float_conv_to_i2: dest:i src1:f len:40
 188 float_conv_to_i4: dest:i src1:f len:40
 189 float_conv_to_i8: dest:i src1:f len:40
 190 float_conv_to_r4: dest:f src1:f len:4
 191 float_conv_to_u4: dest:i src1:f len:40
 192 float_conv_to_u8: dest:i src1:f len:40
 193 float_conv_to_u2: dest:i src1:f len:40
 194 float_conv_to_u1: dest:i src1:f len:40
 195 float_conv_to_i: dest:i src1:f len:40
 196 float_ceq: dest:i src1:f src2:f len:16
 197 float_cgt: dest:i src1:f src2:f len:16
 198 float_cgt_un: dest:i src1:f src2:f len:20
 199 float_clt: dest:i src1:f src2:f len:16
 200 float_clt_un: dest:i src1:f src2:f len:20
 201 float_conv_to_u: dest:i src1:f len:36
 202 call_handler: len:12 clob:c
 203 endfilter: src1:i len:20
 204 aot_const: dest:i len:8
 205 load_gotaddr: dest:i len:32
 206 got_entry: dest:i src1:b len:32
 207 sqrt: dest:f src1:f len:4
 208 adc: dest:i src1:i src2:i len:4
 209 addcc: dest:i src1:i src2:i len:4
 210 subcc: dest:i src1:i src2:i len:4
 211 addcc_imm: dest:i src1:i len:4
 212 sbb: dest:i src1:i src2:i len:4
 213 br_reg: src1:i len:8
 214 ppc_subfic: dest:i src1:i len:4
 215 ppc_subfze: dest:i src1:i len:4
 216 bigmul: len:12 dest:i src1:i src2:i
 217 bigmul_un: len:12 dest:i src1:i src2:i
 218 tls_get: len:8 dest:i
 219
 220 # Linear IR opcodes
 221 dummy_use: src1:i len:0
 222 dummy_store: len:0
 223 not_reached: len:0
 224 not_null: src1:i len:0
 225
 226 # 32 bit opcodes
 227 int_add: dest:i src1:i src2:i len:4
 228 int_sub: dest:i src1:i src2:i len:4
 229 int_mul: dest:i src1:i src2:i len:4
 230 int_div: dest:i src1:i src2:i len:40
 231 int_div_un: dest:i src1:i src2:i len:16
 232 int_rem: dest:i src1:i src2:i len:48
 233 int_rem_un: dest:i src1:i src2:i len:24
 234 int_and: dest:i src1:i src2:i len:4
 235 int_or: dest:i src1:i src2:i len:4
 236 int_xor: dest:i src1:i src2:i len:4
 237 int_shl: dest:i src1:i src2:i len:4
 238 int_shr: dest:i src1:i src2:i len:4
 239 int_shr_un: dest:i src1:i src2:i len:4
 240 int_neg: dest:i src1:i len:4
 241 int_not: dest:i src1:i len:4
 242 int_conv_to_i1: dest:i src1:i len:8
 243 int_conv_to_i2: dest:i src1:i len:8
 244 int_conv_to_i4: dest:i src1:i len:4
 245 sext_i4: dest:i src1:i len:4
 246 int_conv_to_r4: dest:f src1:i len:20
 247 int_conv_to_r8: dest:f src1:i len:16
 248 int_conv_to_u4: dest:i src1:i len:4
 249 int_conv_to_u2: dest:i src1:i len:8
 250 int_conv_to_u1: dest:i src1:i len:4
 251 int_beq: len:8
 252 int_bge: len:8
 253 int_bgt: len:8
 254 int_ble: len:8
 255 int_blt: len:8
 256 int_bne_un: len:8
 257 int_bge_un: len:8
 258 int_bgt_un: len:8
 259 int_ble_un: len:8
 260 int_blt_un: len:8
 261 int_add_ovf: dest:i src1:i src2:i len:16
 262 int_add_ovf_un: dest:i src1:i src2:i len:16
 263 int_mul_ovf: dest:i src1:i src2:i len:16
 264 int_mul_ovf_un: dest:i src1:i src2:i len:16
 265 int_sub_ovf: dest:i src1:i src2:i len:16
 266 int_sub_ovf_un: dest:i src1:i src2:i len:16
 267
 268 int_adc: dest:i src1:i src2:i len:4
 269 int_addcc: dest:i src1:i src2:i len:4
 270 int_subcc: dest:i src1:i src2:i len:4
 271 int_sbb: dest:i src1:i src2:i len:4
 272 int_adc_imm: dest:i src1:i len:12
 273 int_sbb_imm: dest:i src1:i len:12
 274
 275 int_add_imm: dest:i src1:i len:4
 276 int_sub_imm: dest:i src1:i len:12
 277 int_mul_imm: dest:i src1:i len:12
 278 int_div_imm: dest:i src1:i len:20
 279 int_div_un_imm: dest:i src1:i len:12
 280 int_rem_imm: dest:i src1:i len:28
 281 int_rem_un_imm: dest:i src1:i len:16
 282 int_and_imm: dest:i src1:i len:12
 283 int_or_imm: dest:i src1:i len:12
 284 int_xor_imm: dest:i src1:i len:12
 285 int_shl_imm: dest:i src1:i len:8
 286 int_shr_imm: dest:i src1:i len:8
 287 int_shr_un_imm: dest:i src1:i len:8
 288
 289 int_ceq: dest:i len:12
 290 int_cgt: dest:i len:12
 291 int_cgt_un: dest:i len:12
 292 int_clt: dest:i len:12
 293 int_clt_un: dest:i len:12
 294
 295 cond_exc_ieq: len:8
 296 cond_exc_ine_un: len:8
 297 cond_exc_ilt: len:8
 298 cond_exc_ilt_un: len:8
 299 cond_exc_igt: len:8
 300 cond_exc_igt_un: len:8
 301 cond_exc_ige: len:8
 302 cond_exc_ige_un: len:8
 303 cond_exc_ile: len:8
 304 cond_exc_ile_un: len:8
 305 cond_exc_iov: len:12
 306 cond_exc_ino: len:8
 307 cond_exc_ic: len:12
 308 cond_exc_inc: len:8
 309
 310 icompare: src1:i src2:i len:4
 311 icompare_imm: src1:i len:12
 312
 313 # 64 bit opcodes
 314 long_add: dest:i src1:i src2:i len:4
 315 long_sub: dest:i src1:i src2:i len:4
 316 long_mul: dest:i src1:i src2:i len:4
 317 long_mul_imm: dest:i src1:i len:4
 318 long_div: dest:i src1:i src2:i len:40
 319 long_div_un: dest:i src1:i src2:i len:16
 320 long_rem: dest:i src1:i src2:i len:48
 321 long_rem_un: dest:i src1:i src2:i len:24
 322 long_and: dest:i src1:i src2:i len:4
 323 long_or: dest:i src1:i src2:i len:4
 324 long_xor: dest:i src1:i src2:i len:4
 325 long_shl: dest:i src1:i src2:i len:4
 326 long_shl_imm: dest:i src1:i len:4
 327 long_shr: dest:i src1:i src2:i len:4
 328 long_shr_un: dest:i src1:i src2:i len:4
 329 long_shr_imm: dest:i src1:i len:4
 330 long_shr_un_imm: dest:i src1:i len:4
 331 long_neg: dest:i src1:i len:4
 332 long_not: dest:i src1:i len:4
 333 long_conv_to_i1: dest:i src1:i len:4
 334 long_conv_to_i2: dest:i src1:i len:4
 335 long_conv_to_i4: dest:i src1:i len:4
 336 long_conv_to_r4: dest:f src1:i len:16
 337 long_conv_to_r8: dest:f src1:i len:12
 338 long_conv_to_u4: dest:i src1:i
 339 long_conv_to_u2: dest:i src1:i len:4
 340 long_conv_to_u1: dest:i src1:i len:4
 341 zext_i4: dest:i src1:i len:4
 342
 343 long_beq: len:8
 344 long_bge: len:8
 345 long_bgt: len:8
 346 long_ble: len:8
 347 long_blt: len:8
 348 long_bne_un: len:8
 349 long_bge_un: len:8
 350 long_bgt_un: len:8
 351 long_ble_un: len:8
 352 long_blt_un: len:8
 353 long_add_ovf: dest:i src1:i src2:i len:16
 354 long_add_ovf_un: dest:i src1:i src2:i len:16
 355 long_mul_ovf: dest:i src1:i src2:i len:16
 356 long_mul_ovf_un: dest:i src1:i src2:i len:16
 357 long_sub_ovf: dest:i src1:i src2:i len:16
 358 long_sub_ovf_un: dest:i src1:i src2:i len:16
 359
 360 long_ceq: dest:i len:12
 361 long_cgt: dest:i len:12
 362 long_cgt_un: dest:i len:12
 363 long_clt: dest:i len:12
 364 long_clt_un: dest:i len:12
 365
 366 long_add_imm: dest:i src1:i clob:1 len:4
 367 long_sub_imm: dest:i src1:i clob:1 len:4
 368 long_and_imm: dest:i src1:i clob:1 len:4
 369 long_or_imm: dest:i src1:i clob:1 len:4
 370 long_xor_imm: dest:i src1:i clob:1 len:4
 371
 372 lcompare: src1:i src2:i len:4
 373 lcompare_imm: src1:i len:12
 374
 375 #long_conv_to_ovf_i4_2: dest:i src1:i src2:i len:30
 376
 377 vcall2: len:36 clob:c
 378 vcall2_reg: src1:i len:16 clob:c
 379 vcall2_membase: src1:b len:16 clob:c
 380
 381 jump_table: dest:i len:20
 382
 383 atomic_add_new_i4: src1:b src2:i dest:i len:20
 384 atomic_add_new_i8: src1:b src2:i dest:i len:20
 385
 386 atomic_cas_i4: src1:b src2:i src3:i dest:i len:30
 387 atomic_cas_i8: src1:b src2:i src3:i dest:i len:30