[netcore] Implement missing Bmi1/Bmi2 intrinsics (#16919)
[mono-project.git] / mono / mini / cpu-s390x.md
blob14029f688cc6342691876b7602b7aaa3147c1944
1 # S/390 cpu description file
2 # this file is read by genmdesc to pruduce a table with all the relevant information
3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
4 # and other parts of the arch-dependent part of mini.
6 # An opcode name is followed by a colon and optional specifiers.
7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
8 # Here is a description of the specifiers valid for this file and their possible values.
10 # dest:register       describes the destination register of an instruction
11 # src1:register       describes the first source register of an instruction
12 # src2:register       describes the second source register of an instruction
14 # register may have the following values:
15 #       i  integer register
16 #       a  r3 register (output from calls)
17 #       b  base register (used in address references)
18 #       f  floating point register
20 # len:number         describe the maximun length in bytes of the instruction
21 # number is a positive integer
23 # cost:number        describe how many cycles are needed to complete the instruction (unused)
25 # clob:spec          describe if the instruction clobbers registers or has special needs
27 # spec can be one of the following characters:
28 #       c  clobbers caller-save registers
29 #       r  'reserves' the destination register until a later instruction unreserves it
30 #          used mostly to set output registers in function calls
32 # flags:spec        describe if the instruction uses or sets the flags (unused)
34 # spec can be one of the following chars:
35 #       s  sets the flags
36 #       u  uses the flags
37 #       m  uses and modifies the flags
39 # res:spec          describe what units are used in the processor (unused)
41 # delay:            describe delay slots (unused)
43 # the required specifiers are: len, clob (if registers are clobbered), the registers
44 # specifiers if the registers are actually used, flags (when scheduling is implemented).
46 # See the code in mini-x86.c for more details on how the specifiers are used.
49 adc: dest:i src1:i src2:i len:6
50 adc_imm: dest:i src1:i len:14
51 add_imm: dest:i src1:i len:24
52 add_ovf_carry: dest:i src1:1 src2:i len:28
53 add_ovf_un_carry: dest:i src1:1 src2:i len:12
54 addcc: dest:i src1:i src2:i len:12
55 and_imm: dest:i src1:i len:24
56 aotconst: dest:i len:8
57 atomic_add_i4: src1:b src2:i dest:i len:28
58 atomic_add_i8: src1:b src2:i dest:i len:30
59 atomic_exchange_i4: src1:b src2:i dest:i len:18
60 atomic_exchange_i8: src1:b src2:i dest:i len:24
61 br: len:6
62 br_reg: src1:i len:8
63 break: len:22
64 call: dest:o clob:c len:26
65 call_handler: len:12 clob:c
66 call_membase: dest:o src1:b len:12 clob:c
67 call_reg: dest:o src1:i len:8 clob:c
68 ceq: dest:i len:12
69 cgt_un: dest:i len:12
70 cgt: dest:i len:12
71 check_this: src1:b len:16
72 ckfinite: dest:f src1:f len:22
73 clt_un: dest:i len:12
74 clt: dest:i len:12
75 compare: src1:i src2:i len:4
76 compare_imm: src1:i len:20
77 cond_exc_c: len:8
78 cond_exc_eq: len:8
79 cond_exc_ge: len:8
80 cond_exc_ge_un: len:8
81 cond_exc_gt: len:8
82 cond_exc_gt_un: len:8
83 cond_exc_le: len:8
84 cond_exc_le_un: len:8
85 cond_exc_lt: len:8
86 cond_exc_lt_un: len:8
87 cond_exc_nc: len:8
88 cond_exc_ne_un: len:8
89 cond_exc_no: len:8
90 cond_exc_ov: len:8
91 div_imm: dest:i src1:i len:24
92 div_un_imm: dest:i src1:i len:24
93 endfinally: len:8
94 fcall: dest:g len:26 clob:c
95 fcall_membase: dest:g src1:b len:14 clob:c
96 fcall_reg: dest:g src1:i len:10 clob:c
97 fcompare: src1:f src2:f len:14
98 rcompare: src1:f src2:f len:14
99 float_add: dest:f src1:f src2:f len:6
101 float_beq: len:10
102 float_bge: len:10
103 float_bge_un: len:8
104 float_bgt: len:10
105 float_ble: len:10
106 float_ble_un: len:8
107 float_blt: len:10
108 float_blt_un: len:8
109 float_bne_un: len:8
110 float_bgt_un: len:8
112 float_ceq: dest:i src1:f src2:f len:16
113 float_cgt: dest:i src1:f src2:f len:16
114 float_cgt_un: dest:i src1:f src2:f len:16
115 float_clt: dest:i src1:f src2:f len:16
116 float_clt_un: dest:i src1:f src2:f len:16
117 float_cneq: dest:y src1:f src2:f len:16
118 float_cge: dest:y src1:f src2:f len:16
119 float_cle: dest:y src1:f src2:f len:16
121 float_conv_to_i1: dest:i src1:f len:50
122 float_conv_to_i2: dest:i src1:f len:50
123 float_conv_to_i4: dest:i src1:f len:50
124 float_conv_to_i8: dest:l src1:f len:50
125 float_conv_to_i: dest:i src1:f len:52
126 float_conv_to_r4: dest:f src1:f len:8
127 float_conv_to_u1: dest:i src1:f len:72
128 float_conv_to_u2: dest:i src1:f len:72
129 float_conv_to_u4: dest:i src1:f len:72
130 float_conv_to_u8: dest:i src1:f len:72
131 float_conv_to_u: dest:i src1:f len:36
132 float_div: dest:f src1:f src2:f len:6
133 float_div_un: dest:f src1:f src2:f len:6
134 float_mul: dest:f src1:f src2:f len:6
135 float_neg: dest:f src1:f len:6
136 float_not: dest:f src1:f len:6
137 float_rem: dest:f src1:f src2:f len:16
138 float_rem_un: dest:f src1:f src2:f len:16
139 float_sub: dest:f src1:f src2:f len:6
141 # R4 opcodes
142 r4_conv_to_i1: dest:i src1:f len:32
143 r4_conv_to_u1: dest:i src1:f len:32
144 r4_conv_to_i2: dest:i src1:f len:32
145 r4_conv_to_u2: dest:i src1:f len:32
146 r4_conv_to_i4: dest:i src1:f len:16
147 r4_conv_to_u4: dest:i src1:f len:32
148 r4_conv_to_i8: dest:i src1:f len:32
149 r4_conv_to_r8: dest:f src1:f len:17
150 r4_conv_to_r4: dest:f src1:f len:17
151 r4_add: dest:f src1:f src2:f clob:1 len:5
152 r4_sub: dest:f src1:f src2:f clob:1 len:5
153 r4_mul: dest:f src1:f src2:f clob:1 len:5
154 r4_div: dest:f src1:f src2:f clob:1 len:5
155 r4_neg: dest:f src1:f clob:1 len:23
156 r4_ceq: dest:i src1:f src2:f len:35
157 r4_cgt: dest:i src1:f src2:f len:35
158 r4_cgt_un: dest:i src1:f src2:f len:48
159 r4_clt: dest:i src1:f src2:f len:35
160 r4_clt_un: dest:i src1:f src2:f len:42
161 r4_cneq: dest:i src1:f src2:f len:42
162 r4_cge: dest:i src1:f src2:f len:35
163 r4_cle: dest:i src1:f src2:f len:35
165 fmove: dest:f src1:f len:4
166 move_f_to_i4: dest:i src1:f len:14
167 move_i4_to_f: dest:f src1:i len:14
168 move_f_to_i8: dest:i src1:f len:4
169 move_i8_to_f: dest:f src1:i len:8
170 i8const: dest:i len:20
171 icompare: src1:i src2:i len:4
172 icompare_imm: src1:i len:18
173 iconst: dest:i len:40
174 label: len:0
175 lcall: dest:o len:22 clob:c
176 lcall_membase: dest:o src1:b len:12 clob:c
177 lcall_reg: dest:o src1:i len:8 clob:c
178 lcompare: src1:i src2:i len:4
179 load_membase: dest:i src1:b len:30
180 loadi1_membase: dest:i src1:b len:40
181 loadi2_membase: dest:i src1:b len:30
182 loadi4_membase: dest:i src1:b len:30
183 loadi8_membase: dest:i src1:b len:30
184 loadr4_membase: dest:f src1:b len:28
185 loadr8_membase: dest:f src1:b len:28
186 loadu1_membase: dest:i src1:b len:30
187 loadu2_membase: dest:i src1:b len:30
188 loadu4_mem: dest:i len:8
189 loadu4_membase: dest:i src1:b len:30
190 localloc: dest:i src1:i len:106
191 memory_barrier: len:10
192 move: dest:i src1:i len:4
193 mul_imm: dest:i src1:i len:24
194 nop: len:4
195 relaxed_nop: len:4
196 arglist: src1:i len:28
197 bigmul: len:2 dest:i src1:a src2:i
198 bigmul_un: len:2 dest:i src1:a src2:i
199 endfilter: src1:i len:28
200 rethrow: src1:i len:26
201 or_imm: dest:i src1:i len:24
202 r4const: dest:f len:26
203 r8const: dest:f len:24
204 rem_imm: dest:i src1:i len:24
205 rcall: dest:f len:26 clob:c
206 rcall_reg: dest:f src1:i len:8 clob:c
207 rcall_membase: dest:f src1:b len:12 clob:c
208 rem_un_imm: dest:i src1:i len:24
209 s390_bkchain: len:8 dest:i src1:i
210 s390_move: len:48 dest:b src1:b
211 s390_setf4ret: dest:f src1:f len:4
212 sbb: dest:i src1:i src2:i len:6
213 sbb_imm: dest:i src1:i len:14
214 seq_point: len:54
215 il_seq_point: len:0
216 sext_i4: dest:i src1:i len:4
217 zext_i4: dest:i src1:i len:4
218 shl_imm: dest:i src1:i len:10
219 shr_imm: dest:i src1:i len:10
220 shr_un_imm: dest:i src1:i len:10
221 sqrt: dest:f src1:f len:4
222 start_handler: len:26
223 store_membase_imm: dest:b len:46
224 store_membase_reg: dest:b src1:i len:26
225 storei1_membase_imm: dest:b len:46
226 storei1_membase_reg: dest:b src1:i len:26
227 storei2_membase_imm: dest:b len:46
228 storei2_membase_reg: dest:b src1:i len:26
229 storei4_membase_imm: dest:b len:46
230 storei4_membase_reg: dest:b src1:i len:26
231 storei8_membase_imm: dest:b len:46
232 storei8_membase_reg: dest:b src1:i len:26 
233 storer4_membase_reg: dest:b src1:f len:28
234 storer8_membase_reg: dest:b src1:f len:24
235 sub_imm: dest:i src1:i len:18
236 sub_ovf_carry: dest:i src1:1 src2:i len:28
237 sub_ovf_un_carry: dest:i src1:1 src2:i len:12
238 subcc: dest:i src1:i src2:i len:12
239 tailcall: len:120 clob:c
240 tailcall_membase: src1:b len:120 clob:c
242 # Tailcall parameters are moved with one instruction per 256 bytes,
243 # of stacked parameters. Zero and six are the most common
244 # totals. Division is not possible. Allocate an instruction per parameter.
245 tailcall_parameter: len:6
247 throw: src1:i len:26
248 tls_get: dest:1 len:32
249 tls_set: src1:1 len:32
250 vcall: len:22 clob:c
251 vcall_membase: src1:b len:12 clob:c
252 vcall_reg: src1:i len:8 clob:c
253 voidcall: len:22 clob:c
254 voidcall_membase: src1:b len:12 clob:c
255 voidcall_reg: src1:i len:8 clob:c
256 xor_imm: dest:i src1:i len:20
258 # 32 bit opcodes
259 int_adc: dest:i src1:i src2:i len:12
260 int_adc_imm: dest:i src1:i len:14
261 int_addcc: dest:i src1:i src2:i len:12
262 int_add: dest:i src1:i src2:i len:12
263 int_add_imm: dest:i src1:i len:20
264 int_and: dest:i src1:i src2:i len:12
265 int_and_imm: dest:i src1:i len:24
266 int_beq: len:8
267 int_bge: len:8
268 int_bge_un: len:8
269 int_bgt: len:8
270 int_bgt_un: len:8
271 int_ble: len:8
272 int_ble_un: len:8
273 int_blt: len:8
274 int_blt_un: len:8
275 int_bne_un: len:8
277 int_ceq: dest:i len:12
278 int_cgt: dest:i len:12
279 int_cgt_un: dest:i len:12
280 int_clt: dest:i len:12
281 int_clt_un: dest:i len:12
283 int_cneq: dest:i len:12
284 int_cge: dest:i len:12
285 int_cle: dest:i len:12
286 int_cge_un: dest:i len:12
287 int_cle_un: dest:i len:12
289 int_div: dest:a src1:i src2:i len:16
290 int_div_imm: dest:a src1:i len:24
291 int_div_un: dest:a src1:i src2:i len:16
292 int_div_un_imm: dest:a src1:i len:24
293 int_mul: dest:i src1:i src2:i len:16
294 int_mul_imm: dest:i src1:i len:24
295 int_mul_ovf: dest:i src1:i src2:i len:44
296 int_mul_ovf_un: dest:i src1:i src2:i len:22
297 int_add_ovf: dest:i src1:i src2:i len:32
298 int_add_ovf_un: dest:i src1:i src2:i len:32
299 int_sub_ovf: dest:i src1:i src2:i len:32
300 int_sub_ovf_un: dest:i src1:i src2:i len:32
301 int_neg: dest:i src1:i len:12
302 int_not: dest:i src1:i len:12
303 int_or: dest:i src1:i src2:i len:12
304 int_or_imm: dest:i src1:i len:24
305 int_rem: dest:d src1:i src2:i len:16
306 int_rem_imm: dest:d src1:i len:24
307 int_rem_un: dest:d src1:i src2:i len:16
308 int_rem_un_imm: dest:d src1:i len:24
309 int_sbb: dest:i src1:i src2:i len:6
310 int_sbb_imm: dest:i src1:i len:14
311 int_shl: dest:i src1:i src2:i clob:s len:12
312 int_shl_imm: dest:i src1:i len:10
313 int_shr: dest:i src1:i src2:i clob:s len:12
314 int_shr_imm: dest:i src1:i len:10
315 int_shr_un: dest:i src1:i src2:i clob:s len:12
316 int_shr_un_imm: dest:i src1:i len:10
317 int_subcc: dest:i src1:i src2:i len:12
318 int_sub: dest:i src1:i src2:i len:12
319 int_sub_imm: dest:i src1:i len:20
320 int_xor: dest:i src1:i src2:i len:12
321 int_xor_imm: dest:i src1:i len:24
322 int_conv_to_r4: dest:f src1:i len:16
323 int_conv_to_r8: dest:f src1:i len:16
325 # 64 bit opcodes
326 long_add: dest:i src1:i src2:i len:12
327 long_sub: dest:i src1:i src2:i len:12
328 long_add_ovf: dest:i src1:i src2:i len:32
329 long_add_ovf_un: dest:i src1:i src2:i len:32
330 long_div: dest:i src1:i src2:i len:12
331 long_div_un: dest:i src1:i src2:i len:16
332 long_mul: dest:i src1:i src2:i len:12
333 long_mul_imm: dest:i src1:i len:20
334 long_mul_ovf: dest:i src1:i src2:i len:56 
335 long_mul_ovf_un: dest:i src1:i src2:i len:64 
336 long_and: dest:i src1:i src2:i len:8
337 long_or: dest:i src1:i src2:i len:8
338 long_xor: dest:i src1:i src2:i len:8
339 long_neg: dest:i src1:i len:6
340 long_not: dest:i src1:i len:12
341 long_rem: dest:i src1:i src2:i len:12
342 long_rem_imm: dest:i src1:i len:12
343 long_rem_un: dest:i src1:i src2:i len:16
344 long_shl: dest:i src1:i src2:i len:14
345 long_shl_imm: dest:i src1:i len:14
346 long_shr_un: dest:i src1:i src2:i len:14
347 long_shr: dest:i src1:i src2:i len:14
348 long_shr_imm: dest:i src1:i len:14
349 long_shr_un_imm: dest:i src1:i len:14
350 long_sub_imm: dest:i src1:i len:16
351 long_sub_ovf: dest:i src1:i src2:i len:16
352 long_sub_ovf_un: dest:i src1:i src2:i len:28
354 long_conv_to_i1: dest:i src1:i len:12
355 long_conv_to_i2: dest:i src1:i len:12
356 long_conv_to_i4: dest:i src1:i len:4
357 long_conv_to_i8: dest:i src1:i len:4
358 long_conv_to_i: dest:i src1:i len:4
359 long_conv_to_ovf_i: dest:i src1:i len:44
360 long_conv_to_ovf_i4_un: dest:i src1:i len:50
361 long_conv_to_ovf_u4: dest:i src1:i len:48
362 long_conv_to_ovf_u8_un: dest:i src1:i len:4
363 long_conv_to_r4: dest:f src1:i len:16
364 long_conv_to_r8: dest:f src1:i len:16
365 long_conv_to_u1: dest:i src1:i len:16
366 long_conv_to_u2: dest:i src1:i len:24
367 long_conv_to_u4: dest:i src1:i len:4
368 long_conv_to_u8: dest:i src1:i len:4
369 long_conv_to_u:  dest:i src1:i len:4
370 long_conv_to_r_un: dest:f src1:i len:37 
372 long_beq: len:8
373 long_bge_un: len:8
374 long_bge: len:8
375 long_bgt_un: len:8
376 long_bgt: len:8
377 long_ble_un: len:8
378 long_ble: len:8
379 long_blt_un: len:8
380 long_blt: len:8
381 long_bne_un: len:8
383 # Linear IR opcodes
384 dummy_use: src1:i len:0
385 dummy_iconst: dest:i len:0
386 dummy_i8const: dest:i len:0
387 dummy_r8const: dest:f len:0
388 dummy_r4const: dest:f len:0
389 not_reached: len:0
390 not_null: src1:i len:0
392 jump_table: dest:i len:24
394 int_conv_to_i1: dest:i src1:i len:12
395 int_conv_to_i2: dest:i src1:i len:12
396 int_conv_to_i4: dest:i src1:i len:4
397 int_conv_to_i: dest:i src1:i len:4
398 int_conv_to_u1: dest:i src1:i len:10
399 int_conv_to_u2: dest:i src1:i len:16
400 int_conv_to_u4: dest:i src1:i len:4
401 int_conv_to_r_un: dest:f src1:i len:37 
403 cond_exc_ic: len:8
404 cond_exc_ieq: len:8
405 cond_exc_ige: len:8
406 cond_exc_ige_un: len:8
407 cond_exc_igt: len:8
408 cond_exc_igt_un: len:8
409 cond_exc_ile: len:8
410 cond_exc_ile_un: len:8
411 cond_exc_ilt: len:8
412 cond_exc_ilt_un: len:8
413 cond_exc_inc: len:8
414 cond_exc_ine_un: len:8
415 cond_exc_ino: len:8
416 cond_exc_iov: len:8
418 lcompare_imm: src1:i len:20
420 long_add_imm: dest:i src1:i len:20
422 long_ceq: dest:i len:12
423 long_cgt_un: dest:i len:12
424 long_cgt: dest:i len:12
425 long_clt_un: dest:i len:12
426 long_clt: dest:i len:12
428 vcall2: len:22 clob:c
429 vcall2_membase: src1:b len:12 clob:c
430 vcall2_reg: src1:i len:8 clob:c
432 s390_int_add_ovf: len:32 dest:i src1:i src2:i
433 s390_int_add_ovf_un: len:32 dest:i src1:i src2:i 
434 s390_int_sub_ovf: len:32 dest:i src1:i src2:i
435 s390_int_sub_ovf_un: len:32 dest:i src1:i src2:i 
437 s390_long_add_ovf: dest:i src1:i src2:i len:32
438 s390_long_add_ovf_un: dest:i src1:i src2:i len:32
439 s390_long_sub_ovf: dest:i src1:i src2:i len:32
440 s390_long_sub_ovf_un: dest:i src1:i src2:i len:32
442 liverange_start: len:0
443 liverange_end: len:0
444 gc_liveness_def: len:0
445 gc_liveness_use: len:0
446 gc_spill_slot_liveness_def: len:0
447 gc_param_slot_liveness_def: len:0
448 gc_safe_point: clob:c src1:i len:32
450 generic_class_init: src1:A len:32 clob:c
452 s390_crj: src1:i src2:i len:24
453 s390_crj_un: src1:i src2:i len:24
454 s390_cgrj: src1:i src2:i len:24
455 s390_cgrj_un: src1:i src2:i len:24
456 s390_cij: len:24
457 s390_cij_un: src1:i len:24
458 s390_cgij: len:24
459 s390_cgij_un: len:24