mono/mini/cpu-ppc64.md

   1 # powerpc cpu description file
   2 # this file is read by genmdesc to pruduce a table with all the relevant information
   3 # about the cpu instructions that may be used by the regsiter allocator, the scheduler
   4 # and other parts of the arch-dependent part of mini.
   5 #
   6 # An opcode name is followed by a colon and optional specifiers.
   7 # A specifier has a name, a colon and a value. Specifiers are separated by white space.
   8 # Here is a description of the specifiers valid for this file and their possible values.
   9 #
  10 # dest:register       describes the destination register of an instruction
  11 # src1:register       describes the first source register of an instruction
  12 # src2:register       describes the second source register of an instruction
  13 #
  14 # register may have the following values:
  15 #       i  integer register
  16 #       a  r3 register (output from calls)
  17 #       b  base register (used in address references)
  18 #       f  floating point register
  19 #
  20 # len:number         describe the maximun length in bytes of the instruction
  21 # number is a positive integer
  22 #
  23 # cost:number        describe how many cycles are needed to complete the instruction (unused)
  24 #
  25 # clob:spec          describe if the instruction clobbers registers or has special needs
  26 #
  27 # spec can be one of the following characters:
  28 #       c  clobbers caller-save registers
  29 #       r  'reserves' the destination register until a later instruction unreserves it
  30 #          used mostly to set output registers in function calls
  31 #
  32 # flags:spec        describe if the instruction uses or sets the flags (unused)
  33 #
  34 # spec can be one of the following chars:
  35 #       s  sets the flags
  36 #       u  uses the flags
  37 #       m  uses and modifies the flags
  38 #
  39 # res:spec          describe what units are used in the processor (unused)
  40 #
  41 # delay:            describe delay slots (unused)
  42 #
  43 # the required specifiers are: len, clob (if registers are clobbered), the registers
  44 # specifiers if the registers are actually used, flags (when scheduling is implemented).
  45 #
  46 # See the code in mini-x86.c for more details on how the specifiers are used.
  47 #
  48 tailcall: len:124 clob:c
  49 tailcall_parameter: len:0 # PowerPC outputs a nice fixed size memcpy loop for larger stack_usage, so 0.
  50 memory_barrier: len:4
  51 nop: len:4
  52 relaxed_nop: len:4
  53 break: len:40
  54 seq_point: len:48
  55 il_seq_point: len:0
  56 call: dest:a clob:c len:36
  57 br: len:4
  58 throw: src1:i len:40
  59 rethrow: src1:i len:40
  60 ckfinite: dest:f src1:f
  61 ppc_check_finite: src1:i len:16
  62 add_ovf_carry: dest:i src1:i src2:i len:16
  63 sub_ovf_carry: dest:i src1:i src2:i len:16
  64 add_ovf_un_carry: dest:i src1:i src2:i len:16
  65 sub_ovf_un_carry: dest:i src1:i src2:i len:16
  66 start_handler: len:16
  67 endfinally: len:20
  68 ceq: dest:i len:12
  69 cgt: dest:i len:12
  70 cgt_un: dest:i len:12
  71 clt: dest:i len:12
  72 clt_un: dest:i len:12
  73 localloc: dest:i src1:i len:60
  74 compare: src1:i src2:i len:4
  75 compare_imm: src1:i len:12
  76 fcompare: src1:f src2:f len:12
  77 arglist: src1:i len:12
  78 setlret: src1:i src2:i len:12
  79 check_this: src1:b len:4
  80 voidcall: len:36 clob:c
  81 voidcall_reg: src1:i len:16 clob:c
  82 voidcall_membase: src1:b len:16 clob:c
  83 fcall: dest:g len:36 clob:c
  84 fcall_reg: dest:g src1:i len:16 clob:c
  85 fcall_membase: dest:g src1:b len:16 clob:c
  86 lcall: dest:a len:36 clob:c
  87 lcall_reg: dest:a src1:i len:16 clob:c
  88 lcall_membase: dest:a src1:b len:16 clob:c
  89 vcall: len:16 clob:c
  90 vcall_reg: src1:i len:16 clob:c
  91 vcall_membase: src1:b len:12 clob:c
  92 call_reg: dest:a src1:i len:16 clob:c
  93 call_membase: dest:a src1:b len:16 clob:c
  94 iconst: dest:i len:20
  95 i8const: dest:i len:20
  96 r4const: dest:f len:12
  97 r8const: dest:f len:24
  98 label: len:0
  99 store_membase_reg: dest:b src1:i len:12
 100 storei1_membase_reg: dest:b src1:i len:12
 101 storei2_membase_reg: dest:b src1:i len:12
 102 storei4_membase_reg: dest:b src1:i len:12
 103 storei8_membase_reg: dest:b src1:i len:12
 104 storer4_membase_reg: dest:b src1:f len:16
 105 storer8_membase_reg: dest:b src1:f len:12
 106 load_membase: dest:i src1:b len:12
 107 loadi1_membase: dest:i src1:b len:16
 108 loadu1_membase: dest:i src1:b len:12
 109 loadi2_membase: dest:i src1:b len:12
 110 loadu2_membase: dest:i src1:b len:12
 111 loadi4_membase: dest:i src1:b len:12
 112 loadu4_membase: dest:i src1:b len:12
 113 loadi8_membase: dest:i src1:b len:12
 114 loadr4_membase: dest:f src1:b len:12
 115 loadr8_membase: dest:f src1:b len:12
 116 load_memindex: dest:i src1:b src2:i len:4
 117 loadi1_memindex: dest:i src1:b src2:i len:8
 118 loadu1_memindex: dest:i src1:b src2:i len:4
 119 loadi2_memindex: dest:i src1:b src2:i len:4
 120 loadu2_memindex: dest:i src1:b src2:i len:4
 121 loadi4_memindex: dest:i src1:b src2:i len:4
 122 loadu4_memindex: dest:i src1:b src2:i len:4
 123 loadi8_memindex: dest:i src1:b src2:i len:4
 124 loadr4_memindex: dest:f src1:b src2:i len:4
 125 loadr8_memindex: dest:f src1:b src2:i len:4
 126 store_memindex: dest:b src1:i src2:i len:4
 127 storei1_memindex: dest:b src1:i src2:i len:4
 128 storei2_memindex: dest:b src1:i src2:i len:4
 129 storei4_memindex: dest:b src1:i src2:i len:4
 130 storei8_memindex: dest:b src1:i src2:i len:4
 131 storer4_memindex: dest:b src1:i src2:i len:8
 132 storer8_memindex: dest:b src1:i src2:i len:4
 133 loadu4_mem: dest:i len:8
 134 move: dest:i src1:i len:4
 135 fmove: dest:f src1:f len:4
 136 move_f_to_i4: dest:i src1:f len:8
 137 move_i4_to_f: dest:f src1:i len:8
 138 move_f_to_i8: dest:i src1:f len:8
 139 move_i8_to_f: dest:f src1:i len:8
 140 add_imm: dest:i src1:i len:4
 141 sub_imm: dest:i src1:i len:4
 142 mul_imm: dest:i src1:i len:4
 143 # there is no actual support for division or reminder by immediate
 144 # we simulate them, though (but we need to change the burg rules
 145 # to allocate a symbolic reg for src2)
 146 div_imm: dest:i src1:i src2:i len:20
 147 div_un_imm: dest:i src1:i src2:i len:12
 148 rem_imm: dest:i src1:i src2:i len:28
 149 rem_un_imm: dest:i src1:i src2:i len:16
 150 and_imm: dest:i src1:i len:4
 151 or_imm: dest:i src1:i len:4
 152 xor_imm: dest:i src1:i len:4
 153 shl_imm: dest:i src1:i len:4
 154 shr_imm: dest:i src1:i len:4
 155 shr_un_imm: dest:i src1:i len:4
 156 cond_exc_eq: len:8
 157 cond_exc_ne_un: len:8
 158 cond_exc_lt: len:8
 159 cond_exc_lt_un: len:8
 160 cond_exc_gt: len:8
 161 cond_exc_gt_un: len:8
 162 cond_exc_ge: len:8
 163 cond_exc_ge_un: len:8
 164 cond_exc_le: len:8
 165 cond_exc_le_un: len:8
 166 cond_exc_ov: len:12
 167 cond_exc_no: len:8
 168 cond_exc_c: len:12
 169 cond_exc_nc: len:8
 170 long_conv_to_ovf_i: dest:i src1:i src2:i len:32
 171 #long_mul_ovf:
 172 long_conv_to_r_un: dest:f src1:i src2:i len:37
 173 float_beq: len:8
 174 float_bne_un: len:8
 175 float_blt: len:8
 176 float_blt_un: len:8
 177 float_bgt: len:8
 178 float_bgt_un: len:8
 179 float_bge: len:8
 180 float_bge_un: len:8
 181 float_ble: len:8
 182 float_ble_un: len:8
 183 float_add: dest:f src1:f src2:f len:4
 184 float_sub: dest:f src1:f src2:f len:4
 185 float_mul: dest:f src1:f src2:f len:4
 186 float_div: dest:f src1:f src2:f len:4
 187 float_div_un: dest:f src1:f src2:f len:4
 188 float_rem: dest:f src1:f src2:f len:16
 189 float_rem_un: dest:f src1:f src2:f len:16
 190 float_neg: dest:f src1:f len:4
 191 float_not: dest:f src1:f len:4
 192 float_conv_to_i1: dest:i src1:f len:40
 193 float_conv_to_i2: dest:i src1:f len:40
 194 float_conv_to_i4: dest:i src1:f len:40
 195 float_conv_to_i8: dest:i src1:f len:40
 196 float_conv_to_r4: dest:f src1:f len:4
 197 float_conv_to_u4: dest:i src1:f len:40
 198 float_conv_to_u8: dest:i src1:f len:40
 199 float_conv_to_u2: dest:i src1:f len:40
 200 float_conv_to_u1: dest:i src1:f len:40
 201 float_conv_to_i: dest:i src1:f len:40
 202 float_ceq: dest:i src1:f src2:f len:16
 203 float_cgt: dest:i src1:f src2:f len:16
 204 float_cgt_un: dest:i src1:f src2:f len:20
 205 float_clt: dest:i src1:f src2:f len:16
 206 float_clt_un: dest:i src1:f src2:f len:20
 207 float_conv_to_u: dest:i src1:f len:36
 208 float_cneq: dest:i src1:f src2:f len:16
 209 float_cge: dest:i src1:f src2:f len:16
 210 float_cle: dest:i src1:f src2:f len:16
 211 call_handler: len:12 clob:c
 212 endfilter: src1:i len:20
 213 aotconst: dest:i len:8
 214 load_gotaddr: dest:i len:32
 215 got_entry: dest:i src1:b len:32
 216 abs: dest:f src1:f len:4
 217 sqrt: dest:f src1:f len:4
 218 sqrtf: dest:f src1:f len:4
 219 round: dest:f src1:f len:4
 220 ppc_trunc: dest:f src1:f len:4
 221 ppc_ceil: dest:f src1:f len:4
 222 ppc_floor: dest:f src1:f len:4
 223 adc: dest:i src1:i src2:i len:4
 224 addcc: dest:i src1:i src2:i len:4
 225 subcc: dest:i src1:i src2:i len:4
 226 addcc_imm: dest:i src1:i len:4
 227 sbb: dest:i src1:i src2:i len:4
 228 br_reg: src1:i len:8
 229 ppc_subfic: dest:i src1:i len:4
 230 ppc_subfze: dest:i src1:i len:4
 231 bigmul: len:12 dest:i src1:i src2:i
 232 bigmul_un: len:12 dest:i src1:i src2:i
 233
 234 # Linear IR opcodes
 235 dummy_use: src1:i len:0
 236 dummy_iconst: dest:i len:0
 237 dummy_i8const: dest:i len:0
 238 dummy_r8const: dest:f len:0
 239 dummy_r4const: dest:f len:0
 240 not_reached: len:0
 241 not_null: src1:i len:0
 242
 243 # 32 bit opcodes
 244 int_add: dest:i src1:i src2:i len:4
 245 int_sub: dest:i src1:i src2:i len:4
 246 int_mul: dest:i src1:i src2:i len:4
 247 int_div: dest:i src1:i src2:i len:40
 248 int_div_un: dest:i src1:i src2:i len:16
 249 int_rem: dest:i src1:i src2:i len:48
 250 int_rem_un: dest:i src1:i src2:i len:24
 251 int_and: dest:i src1:i src2:i len:4
 252 int_or: dest:i src1:i src2:i len:4
 253 int_xor: dest:i src1:i src2:i len:4
 254 int_shl: dest:i src1:i src2:i len:4
 255 int_shr: dest:i src1:i src2:i len:4
 256 int_shr_un: dest:i src1:i src2:i len:4
 257 int_neg: dest:i src1:i len:4
 258 int_not: dest:i src1:i len:4
 259 int_conv_to_i1: dest:i src1:i len:8
 260 int_conv_to_i2: dest:i src1:i len:8
 261 int_conv_to_i4: dest:i src1:i len:4
 262 sext_i4: dest:i src1:i len:4
 263 int_conv_to_r4: dest:f src1:i len:20
 264 int_conv_to_r8: dest:f src1:i len:16
 265 int_conv_to_u4: dest:i src1:i len:4
 266 int_conv_to_u2: dest:i src1:i len:8
 267 int_conv_to_u1: dest:i src1:i len:4
 268 int_beq: len:8
 269 int_bge: len:8
 270 int_bgt: len:8
 271 int_ble: len:8
 272 int_blt: len:8
 273 int_bne_un: len:8
 274 int_bge_un: len:8
 275 int_bgt_un: len:8
 276 int_ble_un: len:8
 277 int_blt_un: len:8
 278 int_add_ovf: dest:i src1:i src2:i len:16
 279 int_add_ovf_un: dest:i src1:i src2:i len:16
 280 int_mul_ovf: dest:i src1:i src2:i len:16
 281 int_mul_ovf_un: dest:i src1:i src2:i len:16
 282 int_sub_ovf: dest:i src1:i src2:i len:16
 283 int_sub_ovf_un: dest:i src1:i src2:i len:16
 284
 285 int_adc: dest:i src1:i src2:i len:4
 286 int_addcc: dest:i src1:i src2:i len:4
 287 int_subcc: dest:i src1:i src2:i len:4
 288 int_sbb: dest:i src1:i src2:i len:4
 289 int_adc_imm: dest:i src1:i len:12
 290 int_sbb_imm: dest:i src1:i len:12
 291
 292 int_add_imm: dest:i src1:i len:4
 293 int_sub_imm: dest:i src1:i len:12
 294 int_mul_imm: dest:i src1:i len:12
 295 int_div_imm: dest:i src1:i len:20
 296 int_div_un_imm: dest:i src1:i len:12
 297 int_rem_imm: dest:i src1:i len:28
 298 int_rem_un_imm: dest:i src1:i len:16
 299 int_and_imm: dest:i src1:i len:12
 300 int_or_imm: dest:i src1:i len:12
 301 int_xor_imm: dest:i src1:i len:12
 302 int_shl_imm: dest:i src1:i len:8
 303 int_shr_imm: dest:i src1:i len:8
 304 int_shr_un_imm: dest:i src1:i len:8
 305
 306 int_ceq: dest:i len:12
 307 int_cgt: dest:i len:12
 308 int_cgt_un: dest:i len:12
 309 int_clt: dest:i len:12
 310 int_clt_un: dest:i len:12
 311
 312 int_cneq: dest:i len:12
 313 int_cge: dest:i len:12
 314 int_cle: dest:i len:12
 315 int_cge_un: dest:i len:12
 316 int_cle_un: dest:i len:12
 317
 318 cond_exc_ieq: len:8
 319 cond_exc_ine_un: len:8
 320 cond_exc_ilt: len:8
 321 cond_exc_ilt_un: len:8
 322 cond_exc_igt: len:8
 323 cond_exc_igt_un: len:8
 324 cond_exc_ige: len:8
 325 cond_exc_ige_un: len:8
 326 cond_exc_ile: len:8
 327 cond_exc_ile_un: len:8
 328 cond_exc_iov: len:12
 329 cond_exc_ino: len:8
 330 cond_exc_ic: len:12
 331 cond_exc_inc: len:8
 332
 333 icompare: src1:i src2:i len:4
 334 icompare_imm: src1:i len:12
 335
 336 # 64 bit opcodes
 337 long_add: dest:i src1:i src2:i len:4
 338 long_sub: dest:i src1:i src2:i len:4
 339 long_mul: dest:i src1:i src2:i len:4
 340 long_mul_imm: dest:i src1:i len:4
 341 long_div: dest:i src1:i src2:i len:40
 342 long_div_un: dest:i src1:i src2:i len:16
 343 long_rem: dest:i src1:i src2:i len:48
 344 long_rem_un: dest:i src1:i src2:i len:24
 345 long_and: dest:i src1:i src2:i len:4
 346 long_or: dest:i src1:i src2:i len:4
 347 long_xor: dest:i src1:i src2:i len:4
 348 long_shl: dest:i src1:i src2:i len:4
 349 long_shl_imm: dest:i src1:i len:4
 350 long_shr: dest:i src1:i src2:i len:4
 351 long_shr_un: dest:i src1:i src2:i len:4
 352 long_shr_imm: dest:i src1:i len:4
 353 long_shr_un_imm: dest:i src1:i len:4
 354 long_neg: dest:i src1:i len:4
 355 long_not: dest:i src1:i len:4
 356 long_conv_to_i1: dest:i src1:i len:4
 357 long_conv_to_i2: dest:i src1:i len:4
 358 long_conv_to_i4: dest:i src1:i len:4
 359 long_conv_to_r4: dest:f src1:i len:16
 360 long_conv_to_r8: dest:f src1:i len:12
 361 long_conv_to_u4: dest:i src1:i
 362 long_conv_to_u2: dest:i src1:i len:4
 363 long_conv_to_u1: dest:i src1:i len:4
 364 zext_i4: dest:i src1:i len:4
 365
 366 long_beq: len:8
 367 long_bge: len:8
 368 long_bgt: len:8
 369 long_ble: len:8
 370 long_blt: len:8
 371 long_bne_un: len:8
 372 long_bge_un: len:8
 373 long_bgt_un: len:8
 374 long_ble_un: len:8
 375 long_blt_un: len:8
 376 long_add_ovf: dest:i src1:i src2:i len:16
 377 long_add_ovf_un: dest:i src1:i src2:i len:16
 378 long_mul_ovf: dest:i src1:i src2:i len:16
 379 long_mul_ovf_un: dest:i src1:i src2:i len:16
 380 long_sub_ovf: dest:i src1:i src2:i len:16
 381 long_sub_ovf_un: dest:i src1:i src2:i len:16
 382
 383 long_ceq: dest:i len:12
 384 long_cgt: dest:i len:12
 385 long_cgt_un: dest:i len:12
 386 long_clt: dest:i len:12
 387 long_clt_un: dest:i len:12
 388
 389 long_add_imm: dest:i src1:i clob:1 len:4
 390 long_sub_imm: dest:i src1:i clob:1 len:4
 391 long_and_imm: dest:i src1:i clob:1 len:4
 392 long_or_imm: dest:i src1:i clob:1 len:4
 393 long_xor_imm: dest:i src1:i clob:1 len:4
 394
 395 lcompare: src1:i src2:i len:4
 396 lcompare_imm: src1:i len:12
 397
 398 long_min: dest:i src1:i src2:i len:8 clob:1
 399 long_min_un: dest:i src1:i src2:i len:8 clob:1
 400 long_max: dest:i src1:i src2:i len:8 clob:1
 401 long_max_un: dest:i src1:i src2:i len:8 clob:1
 402 int_min: dest:i src1:i src2:i len:8 clob:1
 403 int_max: dest:i src1:i src2:i len:8 clob:1
 404 int_min_un: dest:i src1:i src2:i len:8 clob:1
 405 int_max_un: dest:i src1:i src2:i len:8 clob:1
 406
 407 #long_conv_to_ovf_i4_2: dest:i src1:i src2:i len:30
 408
 409 vcall2: len:36 clob:c
 410 vcall2_reg: src1:i len:16 clob:c
 411 vcall2_membase: src1:b len:16 clob:c
 412
 413 jump_table: dest:i len:20
 414
 415 atomic_add_i4: src1:b src2:i dest:i len:28
 416 atomic_add_i8: src1:b src2:i dest:i len:28
 417 atomic_cas_i4: src1:b src2:i src3:i dest:i len:38
 418 atomic_cas_i8: src1:b src2:i src3:i dest:i len:38
 419
 420 liverange_start: len:0
 421 liverange_end: len:0
 422 gc_safe_point: len:0