Committer: Michael Beasley <mike@snafu.setup>
[mikesnafu-overlay.git] / include / asm-arm / arch-ebsa285 / entry-macro.S
blobe63064edb734f3694ee1e5569d350c653fe85c3a
1 /*
2  * include/asm-arm/arch-ebsa285/entry-macro.S
3  *
4  * Low-level IRQ helper macros for footbridge-based platforms
5  *
6  * This file is licensed under  the terms of the GNU General Public
7  * License version 2. This program is licensed "as is" without any
8  * warranty of any kind, whether express or implied.
9  */
10 #include <asm/hardware.h>
11 #include <asm/arch/irqs.h>
12 #include <asm/hardware/dec21285.h>
14                 .equ    dc21285_high, ARMCSR_BASE & 0xff000000
15                 .equ    dc21285_low, ARMCSR_BASE & 0x00ffffff
17                 .macro  disable_fiq
18                 .endm
20                 .macro  get_irqnr_preamble, base, tmp
21                 mov     \base, #dc21285_high
22                 .if     dc21285_low
23                 orr     \base, \base, #dc21285_low
24                 .endif
25                 .endm
27                 .macro  arch_ret_to_user, tmp1, tmp2
28                 .endm
30                 .macro  get_irqnr_and_base, irqnr, irqstat, base, tmp
31                 ldr     \irqstat, [\base, #0x180]       @ get interrupts
33                 mov     \irqnr, #IRQ_SDRAMPARITY
34                 tst     \irqstat, #IRQ_MASK_SDRAMPARITY
35                 bne     1001f
37                 tst     \irqstat, #IRQ_MASK_UART_RX
38                 movne   \irqnr, #IRQ_CONRX
39                 bne     1001f
41                 tst     \irqstat, #IRQ_MASK_DMA1
42                 movne   \irqnr, #IRQ_DMA1
43                 bne     1001f
45                 tst     \irqstat, #IRQ_MASK_DMA2
46                 movne   \irqnr, #IRQ_DMA2
47                 bne     1001f
49                 tst     \irqstat, #IRQ_MASK_IN0
50                 movne   \irqnr, #IRQ_IN0
51                 bne     1001f
53                 tst     \irqstat, #IRQ_MASK_IN1
54                 movne   \irqnr, #IRQ_IN1
55                 bne     1001f
57                 tst     \irqstat, #IRQ_MASK_IN2
58                 movne   \irqnr, #IRQ_IN2
59                 bne     1001f
61                 tst     \irqstat, #IRQ_MASK_IN3
62                 movne   \irqnr, #IRQ_IN3
63                 bne     1001f
65                 tst     \irqstat, #IRQ_MASK_PCI
66                 movne   \irqnr, #IRQ_PCI
67                 bne     1001f
69                 tst     \irqstat, #IRQ_MASK_DOORBELLHOST
70                 movne   \irqnr, #IRQ_DOORBELLHOST
71                 bne     1001f
73                 tst     \irqstat, #IRQ_MASK_I2OINPOST
74                 movne   \irqnr, #IRQ_I2OINPOST
75                 bne     1001f
77                 tst     \irqstat, #IRQ_MASK_TIMER1
78                 movne   \irqnr, #IRQ_TIMER1
79                 bne     1001f
81                 tst     \irqstat, #IRQ_MASK_TIMER2
82                 movne   \irqnr, #IRQ_TIMER2
83                 bne     1001f
85                 tst     \irqstat, #IRQ_MASK_TIMER3
86                 movne   \irqnr, #IRQ_TIMER3
87                 bne     1001f
89                 tst     \irqstat, #IRQ_MASK_UART_TX
90                 movne   \irqnr, #IRQ_CONTX
91                 bne     1001f
93                 tst     \irqstat, #IRQ_MASK_PCI_ABORT
94                 movne   \irqnr, #IRQ_PCI_ABORT
95                 bne     1001f
97                 tst     \irqstat, #IRQ_MASK_PCI_SERR
98                 movne   \irqnr, #IRQ_PCI_SERR
99                 bne     1001f
101                 tst     \irqstat, #IRQ_MASK_DISCARD_TIMER
102                 movne   \irqnr, #IRQ_DISCARD_TIMER
103                 bne     1001f
105                 tst     \irqstat, #IRQ_MASK_PCI_DPERR
106                 movne   \irqnr, #IRQ_PCI_DPERR
107                 bne     1001f
109                 tst     \irqstat, #IRQ_MASK_PCI_PERR
110                 movne   \irqnr, #IRQ_PCI_PERR
111 1001:
112                 .endm