test/CodeGen/ARM/uadd_sat_plus.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=thumbv6m-none-eabi | FileCheck %s --check-prefix=CHECK-T1
   3 ; RUN: llc < %s -mtriple=thumbv7m-none-eabi | FileCheck %s --check-prefix=CHECK-T2 --check-prefix=CHECK-T2NODSP
   4 ; RUN: llc < %s -mtriple=thumbv7em-none-eabi | FileCheck %s --check-prefix=CHECK-T2 --check-prefix=CHECK-T2DSP
   5 ; RUN: llc < %s -mtriple=armv8a-none-eabi | FileCheck %s --check-prefix=CHECK-ARM
   6
   7 declare i4 @llvm.uadd.sat.i4(i4, i4)
   8 declare i8 @llvm.uadd.sat.i8(i8, i8)
   9 declare i16 @llvm.uadd.sat.i16(i16, i16)
  10 declare i32 @llvm.uadd.sat.i32(i32, i32)
  11 declare i64 @llvm.uadd.sat.i64(i64, i64)
  12
  13 define i32 @func32(i32 %x, i32 %y, i32 %z) nounwind {
  14 ; CHECK-T1-LABEL: func32:
  15 ; CHECK-T1:       @ %bb.0:
  16 ; CHECK-T1-NEXT:    muls r1, r2, r1
  17 ; CHECK-T1-NEXT:    adds r0, r0, r1
  18 ; CHECK-T1-NEXT:    blo .LBB0_2
  19 ; CHECK-T1-NEXT:  @ %bb.1:
  20 ; CHECK-T1-NEXT:    movs r0, #0
  21 ; CHECK-T1-NEXT:    mvns r0, r0
  22 ; CHECK-T1-NEXT:  .LBB0_2:
  23 ; CHECK-T1-NEXT:    bx lr
  24 ;
  25 ; CHECK-T2-LABEL: func32:
  26 ; CHECK-T2:       @ %bb.0:
  27 ; CHECK-T2-NEXT:    muls r1, r2, r1
  28 ; CHECK-T2-NEXT:    adds r0, r0, r1
  29 ; CHECK-T2-NEXT:    it hs
  30 ; CHECK-T2-NEXT:    movhs.w r0, #-1
  31 ; CHECK-T2-NEXT:    bx lr
  32 ;
  33 ; CHECK-ARM-LABEL: func32:
  34 ; CHECK-ARM:       @ %bb.0:
  35 ; CHECK-ARM-NEXT:    mul r1, r1, r2
  36 ; CHECK-ARM-NEXT:    adds r0, r0, r1
  37 ; CHECK-ARM-NEXT:    mvnhs r0, #0
  38 ; CHECK-ARM-NEXT:    bx lr
  39   %a = mul i32 %y, %z
  40   %tmp = call i32 @llvm.uadd.sat.i32(i32 %x, i32 %a)
  41   ret i32 %tmp
  42 }
  43
  44 define i64 @func64(i64 %x, i64 %y, i64 %z) nounwind {
  45 ; CHECK-T1-LABEL: func64:
  46 ; CHECK-T1:       @ %bb.0:
  47 ; CHECK-T1-NEXT:    .save {r4, r5, r7, lr}
  48 ; CHECK-T1-NEXT:    push {r4, r5, r7, lr}
  49 ; CHECK-T1-NEXT:    movs r5, #0
  50 ; CHECK-T1-NEXT:    ldr r2, [sp, #20]
  51 ; CHECK-T1-NEXT:    ldr r3, [sp, #16]
  52 ; CHECK-T1-NEXT:    adds r3, r0, r3
  53 ; CHECK-T1-NEXT:    adcs r2, r1
  54 ; CHECK-T1-NEXT:    mov r4, r5
  55 ; CHECK-T1-NEXT:    adcs r4, r5
  56 ; CHECK-T1-NEXT:    mvns r1, r5
  57 ; CHECK-T1-NEXT:    cmp r4, #0
  58 ; CHECK-T1-NEXT:    mov r0, r1
  59 ; CHECK-T1-NEXT:    beq .LBB1_3
  60 ; CHECK-T1-NEXT:  @ %bb.1:
  61 ; CHECK-T1-NEXT:    cmp r4, #0
  62 ; CHECK-T1-NEXT:    beq .LBB1_4
  63 ; CHECK-T1-NEXT:  .LBB1_2:
  64 ; CHECK-T1-NEXT:    pop {r4, r5, r7, pc}
  65 ; CHECK-T1-NEXT:  .LBB1_3:
  66 ; CHECK-T1-NEXT:    mov r0, r3
  67 ; CHECK-T1-NEXT:    cmp r4, #0
  68 ; CHECK-T1-NEXT:    bne .LBB1_2
  69 ; CHECK-T1-NEXT:  .LBB1_4:
  70 ; CHECK-T1-NEXT:    mov r1, r2
  71 ; CHECK-T1-NEXT:    pop {r4, r5, r7, pc}
  72 ;
  73 ; CHECK-T2-LABEL: func64:
  74 ; CHECK-T2:       @ %bb.0:
  75 ; CHECK-T2-NEXT:    ldrd r2, r3, [sp]
  76 ; CHECK-T2-NEXT:    mov.w r12, #0
  77 ; CHECK-T2-NEXT:    adds r0, r0, r2
  78 ; CHECK-T2-NEXT:    adcs r1, r3
  79 ; CHECK-T2-NEXT:    adcs r2, r12, #0
  80 ; CHECK-T2-NEXT:    itt ne
  81 ; CHECK-T2-NEXT:    movne.w r0, #-1
  82 ; CHECK-T2-NEXT:    movne.w r1, #-1
  83 ; CHECK-T2-NEXT:    bx lr
  84 ;
  85 ; CHECK-ARM-LABEL: func64:
  86 ; CHECK-ARM:       @ %bb.0:
  87 ; CHECK-ARM-NEXT:    ldr r2, [sp]
  88 ; CHECK-ARM-NEXT:    mov r12, #0
  89 ; CHECK-ARM-NEXT:    ldr r3, [sp, #4]
  90 ; CHECK-ARM-NEXT:    adds r0, r0, r2
  91 ; CHECK-ARM-NEXT:    adcs r1, r1, r3
  92 ; CHECK-ARM-NEXT:    adcs r2, r12, #0
  93 ; CHECK-ARM-NEXT:    mvnne r0, #0
  94 ; CHECK-ARM-NEXT:    mvnne r1, #0
  95 ; CHECK-ARM-NEXT:    bx lr
  96   %a = mul i64 %y, %z
  97   %tmp = call i64 @llvm.uadd.sat.i64(i64 %x, i64 %z)
  98   ret i64 %tmp
  99 }
 100
 101 define zeroext i16 @func16(i16 zeroext %x, i16 zeroext %y, i16 zeroext %z) nounwind {
 102 ; CHECK-T1-LABEL: func16:
 103 ; CHECK-T1:       @ %bb.0:
 104 ; CHECK-T1-NEXT:    muls r1, r2, r1
 105 ; CHECK-T1-NEXT:    lsls r1, r1, #16
 106 ; CHECK-T1-NEXT:    lsls r0, r0, #16
 107 ; CHECK-T1-NEXT:    adds r0, r0, r1
 108 ; CHECK-T1-NEXT:    blo .LBB2_2
 109 ; CHECK-T1-NEXT:  @ %bb.1:
 110 ; CHECK-T1-NEXT:    movs r0, #0
 111 ; CHECK-T1-NEXT:    mvns r0, r0
 112 ; CHECK-T1-NEXT:  .LBB2_2:
 113 ; CHECK-T1-NEXT:    lsrs r0, r0, #16
 114 ; CHECK-T1-NEXT:    bx lr
 115 ;
 116 ; CHECK-T2-LABEL: func16:
 117 ; CHECK-T2:       @ %bb.0:
 118 ; CHECK-T2-NEXT:    muls r1, r2, r1
 119 ; CHECK-T2-NEXT:    lsls r2, r0, #16
 120 ; CHECK-T2-NEXT:    add.w r1, r2, r1, lsl #16
 121 ; CHECK-T2-NEXT:    cmp.w r1, r0, lsl #16
 122 ; CHECK-T2-NEXT:    it lo
 123 ; CHECK-T2-NEXT:    movlo.w r1, #-1
 124 ; CHECK-T2-NEXT:    lsrs r0, r1, #16
 125 ; CHECK-T2-NEXT:    bx lr
 126 ;
 127 ; CHECK-ARM-LABEL: func16:
 128 ; CHECK-ARM:       @ %bb.0:
 129 ; CHECK-ARM-NEXT:    mul r1, r1, r2
 130 ; CHECK-ARM-NEXT:    lsl r2, r0, #16
 131 ; CHECK-ARM-NEXT:    add r1, r2, r1, lsl #16
 132 ; CHECK-ARM-NEXT:    cmp r1, r0, lsl #16
 133 ; CHECK-ARM-NEXT:    mvnlo r1, #0
 134 ; CHECK-ARM-NEXT:    lsr r0, r1, #16
 135 ; CHECK-ARM-NEXT:    bx lr
 136   %a = mul i16 %y, %z
 137   %tmp = call i16 @llvm.uadd.sat.i16(i16 %x, i16 %a)
 138   ret i16 %tmp
 139 }
 140
 141 define zeroext i8 @func8(i8 zeroext %x, i8 zeroext %y, i8 zeroext %z) nounwind {
 142 ; CHECK-T1-LABEL: func8:
 143 ; CHECK-T1:       @ %bb.0:
 144 ; CHECK-T1-NEXT:    muls r1, r2, r1
 145 ; CHECK-T1-NEXT:    lsls r1, r1, #24
 146 ; CHECK-T1-NEXT:    lsls r0, r0, #24
 147 ; CHECK-T1-NEXT:    adds r0, r0, r1
 148 ; CHECK-T1-NEXT:    blo .LBB3_2
 149 ; CHECK-T1-NEXT:  @ %bb.1:
 150 ; CHECK-T1-NEXT:    movs r0, #0
 151 ; CHECK-T1-NEXT:    mvns r0, r0
 152 ; CHECK-T1-NEXT:  .LBB3_2:
 153 ; CHECK-T1-NEXT:    lsrs r0, r0, #24
 154 ; CHECK-T1-NEXT:    bx lr
 155 ;
 156 ; CHECK-T2-LABEL: func8:
 157 ; CHECK-T2:       @ %bb.0:
 158 ; CHECK-T2-NEXT:    muls r1, r2, r1
 159 ; CHECK-T2-NEXT:    lsls r2, r0, #24
 160 ; CHECK-T2-NEXT:    add.w r1, r2, r1, lsl #24
 161 ; CHECK-T2-NEXT:    cmp.w r1, r0, lsl #24
 162 ; CHECK-T2-NEXT:    it lo
 163 ; CHECK-T2-NEXT:    movlo.w r1, #-1
 164 ; CHECK-T2-NEXT:    lsrs r0, r1, #24
 165 ; CHECK-T2-NEXT:    bx lr
 166 ;
 167 ; CHECK-ARM-LABEL: func8:
 168 ; CHECK-ARM:       @ %bb.0:
 169 ; CHECK-ARM-NEXT:    smulbb r1, r1, r2
 170 ; CHECK-ARM-NEXT:    lsl r2, r0, #24
 171 ; CHECK-ARM-NEXT:    add r1, r2, r1, lsl #24
 172 ; CHECK-ARM-NEXT:    cmp r1, r0, lsl #24
 173 ; CHECK-ARM-NEXT:    mvnlo r1, #0
 174 ; CHECK-ARM-NEXT:    lsr r0, r1, #24
 175 ; CHECK-ARM-NEXT:    bx lr
 176   %a = mul i8 %y, %z
 177   %tmp = call i8 @llvm.uadd.sat.i8(i8 %x, i8 %a)
 178   ret i8 %tmp
 179 }
 180
 181 define zeroext i4 @func4(i4 zeroext %x, i4 zeroext %y, i4 zeroext %z) nounwind {
 182 ; CHECK-T1-LABEL: func4:
 183 ; CHECK-T1:       @ %bb.0:
 184 ; CHECK-T1-NEXT:    muls r1, r2, r1
 185 ; CHECK-T1-NEXT:    lsls r1, r1, #28
 186 ; CHECK-T1-NEXT:    lsls r0, r0, #28
 187 ; CHECK-T1-NEXT:    adds r0, r0, r1
 188 ; CHECK-T1-NEXT:    blo .LBB4_2
 189 ; CHECK-T1-NEXT:  @ %bb.1:
 190 ; CHECK-T1-NEXT:    movs r0, #0
 191 ; CHECK-T1-NEXT:    mvns r0, r0
 192 ; CHECK-T1-NEXT:  .LBB4_2:
 193 ; CHECK-T1-NEXT:    lsrs r0, r0, #28
 194 ; CHECK-T1-NEXT:    bx lr
 195 ;
 196 ; CHECK-T2-LABEL: func4:
 197 ; CHECK-T2:       @ %bb.0:
 198 ; CHECK-T2-NEXT:    muls r1, r2, r1
 199 ; CHECK-T2-NEXT:    lsls r2, r0, #28
 200 ; CHECK-T2-NEXT:    add.w r1, r2, r1, lsl #28
 201 ; CHECK-T2-NEXT:    cmp.w r1, r0, lsl #28
 202 ; CHECK-T2-NEXT:    it lo
 203 ; CHECK-T2-NEXT:    movlo.w r1, #-1
 204 ; CHECK-T2-NEXT:    lsrs r0, r1, #28
 205 ; CHECK-T2-NEXT:    bx lr
 206 ;
 207 ; CHECK-ARM-LABEL: func4:
 208 ; CHECK-ARM:       @ %bb.0:
 209 ; CHECK-ARM-NEXT:    smulbb r1, r1, r2
 210 ; CHECK-ARM-NEXT:    lsl r2, r0, #28
 211 ; CHECK-ARM-NEXT:    add r1, r2, r1, lsl #28
 212 ; CHECK-ARM-NEXT:    cmp r1, r0, lsl #28
 213 ; CHECK-ARM-NEXT:    mvnlo r1, #0
 214 ; CHECK-ARM-NEXT:    lsr r0, r1, #28
 215 ; CHECK-ARM-NEXT:    bx lr
 216   %a = mul i4 %y, %z
 217   %tmp = call i4 @llvm.uadd.sat.i4(i4 %x, i4 %a)
 218   ret i4 %tmp
 219 }