test/CodeGen/Thumb2/mve-vcmpz.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=thumbv8.1m.main-arm-none-eabi -mattr=+mve -verify-machineinstrs %s -o - | FileCheck %s
   3
   4 define arm_aapcs_vfpcc <4 x i32> @vcmp_eqz_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
   5 ; CHECK-LABEL: vcmp_eqz_v4i32:
   6 ; CHECK:       @ %bb.0: @ %entry
   7 ; CHECK-NEXT:    vcmp.i32 eq, q0, zr
   8 ; CHECK-NEXT:    vpsel q0, q1, q2
   9 ; CHECK-NEXT:    bx lr
  10 entry:
  11   %c = icmp eq <4 x i32> %src, zeroinitializer
  12   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  13   ret <4 x i32> %s
  14 }
  15
  16 define arm_aapcs_vfpcc <4 x i32> @vcmp_nez_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  17 ; CHECK-LABEL: vcmp_nez_v4i32:
  18 ; CHECK:       @ %bb.0: @ %entry
  19 ; CHECK-NEXT:    vcmp.i32 ne, q0, zr
  20 ; CHECK-NEXT:    vpsel q0, q1, q2
  21 ; CHECK-NEXT:    bx lr
  22 entry:
  23   %c = icmp ne <4 x i32> %src, zeroinitializer
  24   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  25   ret <4 x i32> %s
  26 }
  27
  28 define arm_aapcs_vfpcc <4 x i32> @vcmp_sgtz_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  29 ; CHECK-LABEL: vcmp_sgtz_v4i32:
  30 ; CHECK:       @ %bb.0: @ %entry
  31 ; CHECK-NEXT:    vcmp.s32 gt, q0, zr
  32 ; CHECK-NEXT:    vpsel q0, q1, q2
  33 ; CHECK-NEXT:    bx lr
  34 entry:
  35   %c = icmp sgt <4 x i32> %src, zeroinitializer
  36   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  37   ret <4 x i32> %s
  38 }
  39
  40 define arm_aapcs_vfpcc <4 x i32> @vcmp_sgez_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  41 ; CHECK-LABEL: vcmp_sgez_v4i32:
  42 ; CHECK:       @ %bb.0: @ %entry
  43 ; CHECK-NEXT:    vcmp.s32 ge, q0, zr
  44 ; CHECK-NEXT:    vpsel q0, q1, q2
  45 ; CHECK-NEXT:    bx lr
  46 entry:
  47   %c = icmp sge <4 x i32> %src, zeroinitializer
  48   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  49   ret <4 x i32> %s
  50 }
  51
  52 define arm_aapcs_vfpcc <4 x i32> @vcmp_sltz_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  53 ; CHECK-LABEL: vcmp_sltz_v4i32:
  54 ; CHECK:       @ %bb.0: @ %entry
  55 ; CHECK-NEXT:    vcmp.s32 lt, q0, zr
  56 ; CHECK-NEXT:    vpsel q0, q1, q2
  57 ; CHECK-NEXT:    bx lr
  58 entry:
  59   %c = icmp slt <4 x i32> %src, zeroinitializer
  60   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  61   ret <4 x i32> %s
  62 }
  63
  64 define arm_aapcs_vfpcc <4 x i32> @vcmp_slez_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  65 ; CHECK-LABEL: vcmp_slez_v4i32:
  66 ; CHECK:       @ %bb.0: @ %entry
  67 ; CHECK-NEXT:    vcmp.s32 le, q0, zr
  68 ; CHECK-NEXT:    vpsel q0, q1, q2
  69 ; CHECK-NEXT:    bx lr
  70 entry:
  71   %c = icmp sle <4 x i32> %src, zeroinitializer
  72   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  73   ret <4 x i32> %s
  74 }
  75
  76 define arm_aapcs_vfpcc <4 x i32> @vcmp_ugtz_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  77 ; CHECK-LABEL: vcmp_ugtz_v4i32:
  78 ; CHECK:       @ %bb.0: @ %entry
  79 ; CHECK-NEXT:    vcmp.i32 ne, q0, zr
  80 ; CHECK-NEXT:    vpsel q0, q1, q2
  81 ; CHECK-NEXT:    bx lr
  82 entry:
  83   %c = icmp ugt <4 x i32> %src, zeroinitializer
  84   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  85   ret <4 x i32> %s
  86 }
  87
  88 define arm_aapcs_vfpcc <4 x i32> @vcmp_ugez_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  89 ; CHECK-LABEL: vcmp_ugez_v4i32:
  90 ; CHECK:       @ %bb.0: @ %entry
  91 ; CHECK-NEXT:    vmov q0, q1
  92 ; CHECK-NEXT:    bx lr
  93 entry:
  94   %c = icmp uge <4 x i32> %src, zeroinitializer
  95   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  96   ret <4 x i32> %s
  97 }
  98
  99 define arm_aapcs_vfpcc <4 x i32> @vcmp_ultz_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
 100 ; CHECK-LABEL: vcmp_ultz_v4i32:
 101 ; CHECK:       @ %bb.0: @ %entry
 102 ; CHECK-NEXT:    vmov q0, q2
 103 ; CHECK-NEXT:    bx lr
 104 entry:
 105   %c = icmp ult <4 x i32> %src, zeroinitializer
 106   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
 107   ret <4 x i32> %s
 108 }
 109
 110 define arm_aapcs_vfpcc <4 x i32> @vcmp_ulez_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
 111 ; CHECK-LABEL: vcmp_ulez_v4i32:
 112 ; CHECK:       @ %bb.0: @ %entry
 113 ; CHECK-NEXT:    vcmp.u32 cs, q0, zr
 114 ; CHECK-NEXT:    vpsel q0, q1, q2
 115 ; CHECK-NEXT:    bx lr
 116 entry:
 117   %c = icmp ule <4 x i32> %src, zeroinitializer
 118   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
 119   ret <4 x i32> %s
 120 }
 121
 122
 123 define arm_aapcs_vfpcc <8 x i16> @vcmp_eqz_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 124 ; CHECK-LABEL: vcmp_eqz_v8i16:
 125 ; CHECK:       @ %bb.0: @ %entry
 126 ; CHECK-NEXT:    vcmp.i16 eq, q0, zr
 127 ; CHECK-NEXT:    vpsel q0, q1, q2
 128 ; CHECK-NEXT:    bx lr
 129 entry:
 130   %c = icmp eq <8 x i16> %src, zeroinitializer
 131   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 132   ret <8 x i16> %s
 133 }
 134
 135 define arm_aapcs_vfpcc <8 x i16> @vcmp_nez_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 136 ; CHECK-LABEL: vcmp_nez_v8i16:
 137 ; CHECK:       @ %bb.0: @ %entry
 138 ; CHECK-NEXT:    vcmp.i16 ne, q0, zr
 139 ; CHECK-NEXT:    vpsel q0, q1, q2
 140 ; CHECK-NEXT:    bx lr
 141 entry:
 142   %c = icmp ne <8 x i16> %src, zeroinitializer
 143   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 144   ret <8 x i16> %s
 145 }
 146
 147 define arm_aapcs_vfpcc <8 x i16> @vcmp_sgtz_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 148 ; CHECK-LABEL: vcmp_sgtz_v8i16:
 149 ; CHECK:       @ %bb.0: @ %entry
 150 ; CHECK-NEXT:    vcmp.s16 gt, q0, zr
 151 ; CHECK-NEXT:    vpsel q0, q1, q2
 152 ; CHECK-NEXT:    bx lr
 153 entry:
 154   %c = icmp sgt <8 x i16> %src, zeroinitializer
 155   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 156   ret <8 x i16> %s
 157 }
 158
 159 define arm_aapcs_vfpcc <8 x i16> @vcmp_sgez_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 160 ; CHECK-LABEL: vcmp_sgez_v8i16:
 161 ; CHECK:       @ %bb.0: @ %entry
 162 ; CHECK-NEXT:    vcmp.s16 ge, q0, zr
 163 ; CHECK-NEXT:    vpsel q0, q1, q2
 164 ; CHECK-NEXT:    bx lr
 165 entry:
 166   %c = icmp sge <8 x i16> %src, zeroinitializer
 167   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 168   ret <8 x i16> %s
 169 }
 170
 171 define arm_aapcs_vfpcc <8 x i16> @vcmp_sltz_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 172 ; CHECK-LABEL: vcmp_sltz_v8i16:
 173 ; CHECK:       @ %bb.0: @ %entry
 174 ; CHECK-NEXT:    vcmp.s16 lt, q0, zr
 175 ; CHECK-NEXT:    vpsel q0, q1, q2
 176 ; CHECK-NEXT:    bx lr
 177 entry:
 178   %c = icmp slt <8 x i16> %src, zeroinitializer
 179   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 180   ret <8 x i16> %s
 181 }
 182
 183 define arm_aapcs_vfpcc <8 x i16> @vcmp_slez_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 184 ; CHECK-LABEL: vcmp_slez_v8i16:
 185 ; CHECK:       @ %bb.0: @ %entry
 186 ; CHECK-NEXT:    vcmp.s16 le, q0, zr
 187 ; CHECK-NEXT:    vpsel q0, q1, q2
 188 ; CHECK-NEXT:    bx lr
 189 entry:
 190   %c = icmp sle <8 x i16> %src, zeroinitializer
 191   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 192   ret <8 x i16> %s
 193 }
 194
 195 define arm_aapcs_vfpcc <8 x i16> @vcmp_ugtz_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 196 ; CHECK-LABEL: vcmp_ugtz_v8i16:
 197 ; CHECK:       @ %bb.0: @ %entry
 198 ; CHECK-NEXT:    vcmp.i16 ne, q0, zr
 199 ; CHECK-NEXT:    vpsel q0, q1, q2
 200 ; CHECK-NEXT:    bx lr
 201 entry:
 202   %c = icmp ugt <8 x i16> %src, zeroinitializer
 203   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 204   ret <8 x i16> %s
 205 }
 206
 207 define arm_aapcs_vfpcc <8 x i16> @vcmp_ugez_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 208 ; CHECK-LABEL: vcmp_ugez_v8i16:
 209 ; CHECK:       @ %bb.0: @ %entry
 210 ; CHECK-NEXT:    vmov q0, q1
 211 ; CHECK-NEXT:    bx lr
 212 entry:
 213   %c = icmp uge <8 x i16> %src, zeroinitializer
 214   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 215   ret <8 x i16> %s
 216 }
 217
 218 define arm_aapcs_vfpcc <8 x i16> @vcmp_ultz_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 219 ; CHECK-LABEL: vcmp_ultz_v8i16:
 220 ; CHECK:       @ %bb.0: @ %entry
 221 ; CHECK-NEXT:    vmov q0, q2
 222 ; CHECK-NEXT:    bx lr
 223 entry:
 224   %c = icmp ult <8 x i16> %src, zeroinitializer
 225   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 226   ret <8 x i16> %s
 227 }
 228
 229 define arm_aapcs_vfpcc <8 x i16> @vcmp_ulez_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 230 ; CHECK-LABEL: vcmp_ulez_v8i16:
 231 ; CHECK:       @ %bb.0: @ %entry
 232 ; CHECK-NEXT:    vcmp.u16 cs, q0, zr
 233 ; CHECK-NEXT:    vpsel q0, q1, q2
 234 ; CHECK-NEXT:    bx lr
 235 entry:
 236   %c = icmp ule <8 x i16> %src, zeroinitializer
 237   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 238   ret <8 x i16> %s
 239 }
 240
 241
 242 define arm_aapcs_vfpcc <16 x i8> @vcmp_eqz_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 243 ; CHECK-LABEL: vcmp_eqz_v16i8:
 244 ; CHECK:       @ %bb.0: @ %entry
 245 ; CHECK-NEXT:    vcmp.i8 eq, q0, zr
 246 ; CHECK-NEXT:    vpsel q0, q1, q2
 247 ; CHECK-NEXT:    bx lr
 248 entry:
 249   %c = icmp eq <16 x i8> %src, zeroinitializer
 250   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 251   ret <16 x i8> %s
 252 }
 253
 254 define arm_aapcs_vfpcc <16 x i8> @vcmp_nez_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 255 ; CHECK-LABEL: vcmp_nez_v16i8:
 256 ; CHECK:       @ %bb.0: @ %entry
 257 ; CHECK-NEXT:    vcmp.i8 ne, q0, zr
 258 ; CHECK-NEXT:    vpsel q0, q1, q2
 259 ; CHECK-NEXT:    bx lr
 260 entry:
 261   %c = icmp ne <16 x i8> %src, zeroinitializer
 262   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 263   ret <16 x i8> %s
 264 }
 265
 266 define arm_aapcs_vfpcc <16 x i8> @vcmp_sgtz_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 267 ; CHECK-LABEL: vcmp_sgtz_v16i8:
 268 ; CHECK:       @ %bb.0: @ %entry
 269 ; CHECK-NEXT:    vcmp.s8 gt, q0, zr
 270 ; CHECK-NEXT:    vpsel q0, q1, q2
 271 ; CHECK-NEXT:    bx lr
 272 entry:
 273   %c = icmp sgt <16 x i8> %src, zeroinitializer
 274   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 275   ret <16 x i8> %s
 276 }
 277
 278 define arm_aapcs_vfpcc <16 x i8> @vcmp_sgez_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 279 ; CHECK-LABEL: vcmp_sgez_v16i8:
 280 ; CHECK:       @ %bb.0: @ %entry
 281 ; CHECK-NEXT:    vcmp.s8 ge, q0, zr
 282 ; CHECK-NEXT:    vpsel q0, q1, q2
 283 ; CHECK-NEXT:    bx lr
 284 entry:
 285   %c = icmp sge <16 x i8> %src, zeroinitializer
 286   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 287   ret <16 x i8> %s
 288 }
 289
 290 define arm_aapcs_vfpcc <16 x i8> @vcmp_sltz_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 291 ; CHECK-LABEL: vcmp_sltz_v16i8:
 292 ; CHECK:       @ %bb.0: @ %entry
 293 ; CHECK-NEXT:    vcmp.s8 lt, q0, zr
 294 ; CHECK-NEXT:    vpsel q0, q1, q2
 295 ; CHECK-NEXT:    bx lr
 296 entry:
 297   %c = icmp slt <16 x i8> %src, zeroinitializer
 298   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 299   ret <16 x i8> %s
 300 }
 301
 302 define arm_aapcs_vfpcc <16 x i8> @vcmp_slez_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 303 ; CHECK-LABEL: vcmp_slez_v16i8:
 304 ; CHECK:       @ %bb.0: @ %entry
 305 ; CHECK-NEXT:    vcmp.s8 le, q0, zr
 306 ; CHECK-NEXT:    vpsel q0, q1, q2
 307 ; CHECK-NEXT:    bx lr
 308 entry:
 309   %c = icmp sle <16 x i8> %src, zeroinitializer
 310   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 311   ret <16 x i8> %s
 312 }
 313
 314 define arm_aapcs_vfpcc <16 x i8> @vcmp_ugtz_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 315 ; CHECK-LABEL: vcmp_ugtz_v16i8:
 316 ; CHECK:       @ %bb.0: @ %entry
 317 ; CHECK-NEXT:    vcmp.i8 ne, q0, zr
 318 ; CHECK-NEXT:    vpsel q0, q1, q2
 319 ; CHECK-NEXT:    bx lr
 320 entry:
 321   %c = icmp ugt <16 x i8> %src, zeroinitializer
 322   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 323   ret <16 x i8> %s
 324 }
 325
 326 define arm_aapcs_vfpcc <16 x i8> @vcmp_ugez_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 327 ; CHECK-LABEL: vcmp_ugez_v16i8:
 328 ; CHECK:       @ %bb.0: @ %entry
 329 ; CHECK-NEXT:    vmov q0, q1
 330 ; CHECK-NEXT:    bx lr
 331 entry:
 332   %c = icmp uge <16 x i8> %src, zeroinitializer
 333   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 334   ret <16 x i8> %s
 335 }
 336
 337 define arm_aapcs_vfpcc <16 x i8> @vcmp_ultz_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 338 ; CHECK-LABEL: vcmp_ultz_v16i8:
 339 ; CHECK:       @ %bb.0: @ %entry
 340 ; CHECK-NEXT:    vmov q0, q2
 341 ; CHECK-NEXT:    bx lr
 342 entry:
 343   %c = icmp ult <16 x i8> %src, zeroinitializer
 344   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 345   ret <16 x i8> %s
 346 }
 347
 348 define arm_aapcs_vfpcc <16 x i8> @vcmp_ulez_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 349 ; CHECK-LABEL: vcmp_ulez_v16i8:
 350 ; CHECK:       @ %bb.0: @ %entry
 351 ; CHECK-NEXT:    vcmp.u8 cs, q0, zr
 352 ; CHECK-NEXT:    vpsel q0, q1, q2
 353 ; CHECK-NEXT:    bx lr
 354 entry:
 355   %c = icmp ule <16 x i8> %src, zeroinitializer
 356   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 357   ret <16 x i8> %s
 358 }
 359
 360
 361 define arm_aapcs_vfpcc <2 x i64> @vcmp_eqz_v2i64(<2 x i64> %src, <2 x i64> %a, <2 x i64> %b) {
 362 ; CHECK-LABEL: vcmp_eqz_v2i64:
 363 ; CHECK:       @ %bb.0: @ %entry
 364 ; CHECK-NEXT:    vmov r0, s1
 365 ; CHECK-NEXT:    vmov r1, s0
 366 ; CHECK-NEXT:    orrs r0, r1
 367 ; CHECK-NEXT:    vmov r1, s2
 368 ; CHECK-NEXT:    clz r0, r0
 369 ; CHECK-NEXT:    lsrs r0, r0, #5
 370 ; CHECK-NEXT:    it ne
 371 ; CHECK-NEXT:    movne.w r0, #-1
 372 ; CHECK-NEXT:    vmov.32 q3[0], r0
 373 ; CHECK-NEXT:    vmov.32 q3[1], r0
 374 ; CHECK-NEXT:    vmov r0, s3
 375 ; CHECK-NEXT:    orrs r0, r1
 376 ; CHECK-NEXT:    clz r0, r0
 377 ; CHECK-NEXT:    lsrs r0, r0, #5
 378 ; CHECK-NEXT:    it ne
 379 ; CHECK-NEXT:    movne.w r0, #-1
 380 ; CHECK-NEXT:    vmov.32 q3[2], r0
 381 ; CHECK-NEXT:    vmov.32 q3[3], r0
 382 ; CHECK-NEXT:    vbic q0, q2, q3
 383 ; CHECK-NEXT:    vand q1, q1, q3
 384 ; CHECK-NEXT:    vorr q0, q1, q0
 385 ; CHECK-NEXT:    bx lr
 386 entry:
 387   %c = icmp eq <2 x i64> %src, zeroinitializer
 388   %s = select <2 x i1> %c, <2 x i64> %a, <2 x i64> %b
 389   ret <2 x i64> %s
 390 }
 391
 392 define arm_aapcs_vfpcc <2 x i32> @vcmp_eqz_v2i32(<2 x i64> %src, <2 x i32> %a, <2 x i32> %b) {
 393 ; CHECK-LABEL: vcmp_eqz_v2i32:
 394 ; CHECK:       @ %bb.0: @ %entry
 395 ; CHECK-NEXT:    vmov r0, s1
 396 ; CHECK-NEXT:    vmov r1, s0
 397 ; CHECK-NEXT:    orrs r0, r1
 398 ; CHECK-NEXT:    vmov r1, s2
 399 ; CHECK-NEXT:    clz r0, r0
 400 ; CHECK-NEXT:    lsrs r0, r0, #5
 401 ; CHECK-NEXT:    it ne
 402 ; CHECK-NEXT:    movne.w r0, #-1
 403 ; CHECK-NEXT:    vmov.32 q3[0], r0
 404 ; CHECK-NEXT:    vmov.32 q3[1], r0
 405 ; CHECK-NEXT:    vmov r0, s3
 406 ; CHECK-NEXT:    orrs r0, r1
 407 ; CHECK-NEXT:    clz r0, r0
 408 ; CHECK-NEXT:    lsrs r0, r0, #5
 409 ; CHECK-NEXT:    it ne
 410 ; CHECK-NEXT:    movne.w r0, #-1
 411 ; CHECK-NEXT:    vmov.32 q3[2], r0
 412 ; CHECK-NEXT:    vmov.32 q3[3], r0
 413 ; CHECK-NEXT:    vbic q0, q2, q3
 414 ; CHECK-NEXT:    vand q1, q1, q3
 415 ; CHECK-NEXT:    vorr q0, q1, q0
 416 ; CHECK-NEXT:    bx lr
 417 entry:
 418   %c = icmp eq <2 x i64> %src, zeroinitializer
 419   %s = select <2 x i1> %c, <2 x i32> %a, <2 x i32> %b
 420   ret <2 x i32> %s
 421 }