[ARM] Correct register for narrowing and widening MVE loads and stores.
[llvm-core.git] / docs / AMDGPU / gfx8_data_mimg_atomic_reg.rst
blob8baf9269b887b303abb58040dc218dc51fd8535e
1 ..
2     **************************************************
3     *                                                *
4     *   Automatically generated file, do not edit!   *
5     *                                                *
6     **************************************************
8 .. _amdgpu_synid8_data_mimg_atomic_reg:
10 vdata
11 ===========================
13 Input data for an atomic instruction.
15 Optionally may serve as an output data:
17 * If :ref:`glc<amdgpu_synid_glc>` is specified, gets the memory value before the operation.
19 *Size:* depends on :ref:`dmask<amdgpu_synid_dmask>` and :ref:`tfe<amdgpu_synid_tfe>`:
21 * :ref:`dmask<amdgpu_synid_dmask>` may specify 1 data element for 32-bit-per-pixel surfaces or 2 data elements for 64-bit-per-pixel surfaces. Each data element occupies 1 dword.
22 * :ref:`tfe<amdgpu_synid_tfe>` adds 1 dword if specified.
24   Note. The surface data format is indicated in the image resource constant but not in the instruction.
26 *Operands:* :ref:`v<amdgpu_synid_v>`