test/CodeGen/ARM/umulo-64-legalisation-lowering.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=armv6-unknown-linux-gnu | FileCheck %s --check-prefixes=ARMV6
   3 ; RUN: llc < %s -mtriple=armv7-unknown-linux-gnu | FileCheck %s --check-prefixes=ARMV7
   4
   5 define { i64, i8 } @mulodi_test(i64 %l, i64 %r) unnamed_addr #0 {
   6 ; ARMV6-LABEL: mulodi_test:
   7 ; ARMV6:       @ %bb.0: @ %start
   8 ; ARMV6-NEXT:    push {r4, r5, r6, lr}
   9 ; ARMV6-NEXT:    umull r12, lr, r3, r0
  10 ; ARMV6-NEXT:    mov r6, #0
  11 ; ARMV6-NEXT:    umull r4, r5, r1, r2
  12 ; ARMV6-NEXT:    umull r0, r2, r0, r2
  13 ; ARMV6-NEXT:    add r4, r4, r12
  14 ; ARMV6-NEXT:    adds r12, r2, r4
  15 ; ARMV6-NEXT:    adc r2, r6, #0
  16 ; ARMV6-NEXT:    cmp r3, #0
  17 ; ARMV6-NEXT:    movne r3, #1
  18 ; ARMV6-NEXT:    cmp r1, #0
  19 ; ARMV6-NEXT:    movne r1, #1
  20 ; ARMV6-NEXT:    cmp r5, #0
  21 ; ARMV6-NEXT:    and r1, r1, r3
  22 ; ARMV6-NEXT:    movne r5, #1
  23 ; ARMV6-NEXT:    cmp lr, #0
  24 ; ARMV6-NEXT:    orr r1, r1, r5
  25 ; ARMV6-NEXT:    movne lr, #1
  26 ; ARMV6-NEXT:    orr r1, r1, lr
  27 ; ARMV6-NEXT:    orr r2, r1, r2
  28 ; ARMV6-NEXT:    mov r1, r12
  29 ; ARMV6-NEXT:    pop {r4, r5, r6, pc}
  30 ;
  31 ; ARMV7-LABEL: mulodi_test:
  32 ; ARMV7:       @ %bb.0: @ %start
  33 ; ARMV7-NEXT:    push {r4, r5, r11, lr}
  34 ; ARMV7-NEXT:    umull r12, lr, r1, r2
  35 ; ARMV7-NEXT:    cmp r3, #0
  36 ; ARMV7-NEXT:    umull r4, r5, r3, r0
  37 ; ARMV7-NEXT:    movwne r3, #1
  38 ; ARMV7-NEXT:    cmp r1, #0
  39 ; ARMV7-NEXT:    movwne r1, #1
  40 ; ARMV7-NEXT:    umull r0, r2, r0, r2
  41 ; ARMV7-NEXT:    cmp lr, #0
  42 ; ARMV7-NEXT:    and r1, r1, r3
  43 ; ARMV7-NEXT:    movwne lr, #1
  44 ; ARMV7-NEXT:    cmp r5, #0
  45 ; ARMV7-NEXT:    orr r1, r1, lr
  46 ; ARMV7-NEXT:    movwne r5, #1
  47 ; ARMV7-NEXT:    orr r3, r1, r5
  48 ; ARMV7-NEXT:    add r1, r12, r4
  49 ; ARMV7-NEXT:    mov r5, #0
  50 ; ARMV7-NEXT:    adds r1, r2, r1
  51 ; ARMV7-NEXT:    adc r2, r5, #0
  52 ; ARMV7-NEXT:    orr r2, r3, r2
  53 ; ARMV7-NEXT:    pop {r4, r5, r11, pc}
  54 start:
  55   %0 = tail call { i64, i1 } @llvm.umul.with.overflow.i64(i64 %l, i64 %r) #2
  56   %1 = extractvalue { i64, i1 } %0, 0
  57   %2 = extractvalue { i64, i1 } %0, 1
  58   %3 = zext i1 %2 to i8
  59   %4 = insertvalue { i64, i8 } undef, i64 %1, 0
  60   %5 = insertvalue { i64, i8 } %4, i8 %3, 1
  61   ret { i64, i8 } %5
  62 }
  63
  64 ; Function Attrs: nounwind readnone speculatable
  65 declare { i64, i1 } @llvm.umul.with.overflow.i64(i64, i64) #1
  66
  67 attributes #0 = { nounwind readnone uwtable }
  68 attributes #1 = { nounwind readnone speculatable }
  69 attributes #2 = { nounwind }