[InstCombine] Signed saturation patterns
[llvm-core.git] / test / Transforms / InstCombine / 2003-06-05-BranchInvertInfLoop.ll
blob154f3ba65e973ff6990d579298cca113491f4cce
1 ; This testcase causes an infinite loop in the instruction combiner,
2 ; because it things that the constant value is a not expression... and 
3 ; constantly inverts the branch back and forth.
5 ; RUN: opt < %s -instcombine -disable-output
7 define i8 @test19(i1 %c) {
8         br i1 true, label %True, label %False
10 True:           ; preds = %0
11         ret i8 1
13 False:          ; preds = %0
14         ret i8 3