arch/sh/mm/Kconfig

   1 menu "Memory management options"
   2
   3 config QUICKLIST
   4         def_bool y
   5
   6 config MMU
   7         bool "Support for memory management hardware"
   8         depends on !CPU_SH2
   9         default y
  10         help
  11           Some SH processors (such as SH-2/SH-2A) lack an MMU. In order to
  12           boot on these systems, this option must not be set.
  13
  14           On other systems (such as the SH-3 and 4) where an MMU exists,
  15           turning this off will boot the kernel on these machines with the
  16           MMU implicitly switched off.
  17
  18 config PAGE_OFFSET
  19         hex
  20         default "0x80000000" if MMU && SUPERH32
  21         default "0x20000000" if MMU && SUPERH64
  22         default "0x00000000"
  23
  24 config FORCE_MAX_ZONEORDER
  25         int "Maximum zone order"
  26         range 9 64 if PAGE_SIZE_16KB
  27         default "9" if PAGE_SIZE_16KB
  28         range 7 64 if PAGE_SIZE_64KB
  29         default "7" if PAGE_SIZE_64KB
  30         range 11 64
  31         default "14" if !MMU
  32         default "11"
  33         help
  34           The kernel memory allocator divides physically contiguous memory
  35           blocks into "zones", where each zone is a power of two number of
  36           pages.  This option selects the largest power of two that the kernel
  37           keeps in the memory allocator.  If you need to allocate very large
  38           blocks of physically contiguous memory, then you may need to
  39           increase this value.
  40
  41           This config option is actually maximum order plus one. For example,
  42           a value of 11 means that the largest free memory block is 2^10 pages.
  43
  44           The page size is not necessarily 4KB. Keep this in mind when
  45           choosing a value for this option.
  46
  47 config MEMORY_START
  48         hex "Physical memory start address"
  49         default "0x08000000"
  50         ---help---
  51           Computers built with Hitachi SuperH processors always
  52           map the ROM starting at address zero.  But the processor
  53           does not specify the range that RAM takes.
  54
  55           The physical memory (RAM) start address will be automatically
  56           set to 08000000. Other platforms, such as the Solution Engine
  57           boards typically map RAM at 0C000000.
  58
  59           Tweak this only when porting to a new machine which does not
  60           already have a defconfig. Changing it from the known correct
  61           value on any of the known systems will only lead to disaster.
  62
  63 config MEMORY_SIZE
  64         hex "Physical memory size"
  65         default "0x04000000"
  66         help
  67           This sets the default memory size assumed by your SH kernel. It can
  68           be overridden as normal by the 'mem=' argument on the kernel command
  69           line. If unsure, consult your board specifications or just leave it
  70           as 0x04000000 which was the default value before this became
  71           configurable.
  72
  73 # Physical addressing modes
  74
  75 config 29BIT
  76         def_bool !32BIT
  77         depends on SUPERH32
  78
  79 config 32BIT
  80         bool
  81         default y if CPU_SH5
  82
  83 config PMB_ENABLE
  84         bool "Support 32-bit physical addressing through PMB"
  85         depends on MMU && EXPERIMENTAL && (CPU_SUBTYPE_SH7757 || CPU_SUBTYPE_SH7780 || CPU_SUBTYPE_SH7785)
  86         default y
  87         help
  88           If you say Y here, physical addressing will be extended to
  89           32-bits through the SH-4A PMB. If this is not set, legacy
  90           29-bit physical addressing will be used.
  91
  92 choice
  93         prompt "PMB handling type"
  94         depends on PMB_ENABLE
  95         default PMB_FIXED
  96
  97 config PMB
  98         bool "PMB"
  99         depends on MMU && EXPERIMENTAL && (CPU_SUBTYPE_SH7757 || CPU_SUBTYPE_SH7780 || CPU_SUBTYPE_SH7785)
 100         help
 101           If you say Y here, physical addressing will be extended to
 102           32-bits through the SH-4A PMB. If this is not set, legacy
 103           29-bit physical addressing will be used.
 104
 105 config PMB_FIXED
 106         bool "fixed PMB"
 107         depends on MMU && EXPERIMENTAL && (CPU_SUBTYPE_SH7757 || \
 108                                            CPU_SUBTYPE_SH7780 || \
 109                                            CPU_SUBTYPE_SH7785)
 110         select 32BIT
 111         help
 112           If this option is enabled, fixed PMB mappings are inherited
 113           from the boot loader, and the kernel does not attempt dynamic
 114           management. This is the closest to legacy 29-bit physical mode,
 115           and allows systems to support up to 512MiB of system memory.
 116
 117 endchoice
 118
 119 config X2TLB
 120         bool "Enable extended TLB mode"
 121         depends on (CPU_SHX2 || CPU_SHX3) && MMU && EXPERIMENTAL
 122         help
 123           Selecting this option will enable the extended mode of the SH-X2
 124           TLB. For legacy SH-X behaviour and interoperability, say N. For
 125           all of the fun new features and a willingless to submit bug reports,
 126           say Y.
 127
 128 config VSYSCALL
 129         bool "Support vsyscall page"
 130         depends on MMU && (CPU_SH3 || CPU_SH4)
 131         default y
 132         help
 133           This will enable support for the kernel mapping a vDSO page
 134           in process space, and subsequently handing down the entry point
 135           to the libc through the ELF auxiliary vector.
 136
 137           From the kernel side this is used for the signal trampoline.
 138           For systems with an MMU that can afford to give up a page,
 139           (the default value) say Y.
 140
 141 config NUMA
 142         bool "Non Uniform Memory Access (NUMA) Support"
 143         depends on MMU && SYS_SUPPORTS_NUMA && EXPERIMENTAL
 144         default n
 145         help
 146           Some SH systems have many various memories scattered around
 147           the address space, each with varying latencies. This enables
 148           support for these blocks by binding them to nodes and allowing
 149           memory policies to be used for prioritizing and controlling
 150           allocation behaviour.
 151
 152 config NODES_SHIFT
 153         int
 154         default "3" if CPU_SUBTYPE_SHX3
 155         default "1"
 156         depends on NEED_MULTIPLE_NODES
 157
 158 config ARCH_FLATMEM_ENABLE
 159         def_bool y
 160         depends on !NUMA
 161
 162 config ARCH_SPARSEMEM_ENABLE
 163         def_bool y
 164         select SPARSEMEM_STATIC
 165
 166 config ARCH_SPARSEMEM_DEFAULT
 167         def_bool y
 168
 169 config MAX_ACTIVE_REGIONS
 170         int
 171         default "6" if (CPU_SUBTYPE_SHX3 && SPARSEMEM)
 172         default "2" if SPARSEMEM && (CPU_SUBTYPE_SH7722 || \
 173                        CPU_SUBTYPE_SH7785)
 174         default "1"
 175
 176 config ARCH_POPULATES_NODE_MAP
 177         def_bool y
 178
 179 config ARCH_SELECT_MEMORY_MODEL
 180         def_bool y
 181
 182 config ARCH_ENABLE_MEMORY_HOTPLUG
 183         def_bool y
 184         depends on SPARSEMEM && MMU
 185
 186 config ARCH_ENABLE_MEMORY_HOTREMOVE
 187         def_bool y
 188         depends on SPARSEMEM && MMU
 189
 190 config ARCH_MEMORY_PROBE
 191         def_bool y
 192         depends on MEMORY_HOTPLUG
 193
 194 choice
 195         prompt "Kernel page size"
 196         default PAGE_SIZE_8KB if X2TLB
 197         default PAGE_SIZE_4KB
 198
 199 config PAGE_SIZE_4KB
 200         bool "4kB"
 201         depends on !MMU || !X2TLB
 202         help
 203           This is the default page size used by all SuperH CPUs.
 204
 205 config PAGE_SIZE_8KB
 206         bool "8kB"
 207         depends on !MMU || X2TLB
 208         help
 209           This enables 8kB pages as supported by SH-X2 and later MMUs.
 210
 211 config PAGE_SIZE_16KB
 212         bool "16kB"
 213         depends on !MMU
 214         help
 215           This enables 16kB pages on MMU-less SH systems.
 216
 217 config PAGE_SIZE_64KB
 218         bool "64kB"
 219         depends on !MMU || CPU_SH4 || CPU_SH5
 220         help
 221           This enables support for 64kB pages, possible on all SH-4
 222           CPUs and later.
 223
 224 endchoice
 225
 226 choice
 227         prompt "HugeTLB page size"
 228         depends on HUGETLB_PAGE && (CPU_SH4 || CPU_SH5) && MMU
 229         default HUGETLB_PAGE_SIZE_1MB if PAGE_SIZE_64KB
 230         default HUGETLB_PAGE_SIZE_64K
 231
 232 config HUGETLB_PAGE_SIZE_64K
 233         bool "64kB"
 234         depends on !PAGE_SIZE_64KB
 235
 236 config HUGETLB_PAGE_SIZE_256K
 237         bool "256kB"
 238         depends on X2TLB
 239
 240 config HUGETLB_PAGE_SIZE_1MB
 241         bool "1MB"
 242
 243 config HUGETLB_PAGE_SIZE_4MB
 244         bool "4MB"
 245         depends on X2TLB
 246
 247 config HUGETLB_PAGE_SIZE_64MB
 248         bool "64MB"
 249         depends on X2TLB
 250
 251 config HUGETLB_PAGE_SIZE_512MB
 252         bool "512MB"
 253         depends on CPU_SH5
 254
 255 endchoice
 256
 257 source "mm/Kconfig"
 258
 259 config SCHED_MC
 260         bool "Multi-core scheduler support"
 261         depends on SMP
 262         default y
 263         help
 264           Multi-core scheduler support improves the CPU scheduler's decision
 265           making when dealing with multi-core CPU chips at a cost of slightly
 266           increased overhead in some places. If unsure say N here.
 267
 268 endmenu
 269
 270 menu "Cache configuration"
 271
 272 config SH7705_CACHE_32KB
 273         bool "Enable 32KB cache size for SH7705"
 274         depends on CPU_SUBTYPE_SH7705
 275         default y
 276
 277 choice
 278         prompt "Cache mode"
 279         default CACHE_WRITEBACK if CPU_SH2A || CPU_SH3 || CPU_SH4 || CPU_SH5
 280         default CACHE_WRITETHROUGH if (CPU_SH2 && !CPU_SH2A)
 281
 282 config CACHE_WRITEBACK
 283         bool "Write-back"
 284
 285 config CACHE_WRITETHROUGH
 286         bool "Write-through"
 287         help
 288           Selecting this option will configure the caches in write-through
 289           mode, as opposed to the default write-back configuration.
 290
 291           Since there's sill some aliasing issues on SH-4, this option will
 292           unfortunately still require the majority of flushing functions to
 293           be implemented to deal with aliasing.
 294
 295           If unsure, say N.
 296
 297 config CACHE_OFF
 298         bool "Off"
 299
 300 endchoice
 301
 302 endmenu