arch/arm/Kconfig

   1 config ARM
   2         bool
   3         default y
   4         select ARCH_BINFMT_ELF_RANDOMIZE_PIE
   5         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   6         select ARCH_HAVE_CUSTOM_GPIO_H
   7         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
   8         select ARCH_WANT_IPC_PARSE_VERSION
   9         select BUILDTIME_EXTABLE_SORT if MMU
  10         select CPU_PM if (SUSPEND || CPU_IDLE)
  11         select DCACHE_WORD_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && !CPU_BIG_ENDIAN && MMU
  12         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
  13         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
  14         select GENERIC_IRQ_PROBE
  15         select GENERIC_IRQ_SHOW
  16         select GENERIC_PCI_IOMAP
  17         select GENERIC_SMP_IDLE_THREAD
  18         select GENERIC_IDLE_POLL_SETUP
  19         select GENERIC_STRNCPY_FROM_USER
  20         select GENERIC_STRNLEN_USER
  21         select HARDIRQS_SW_RESEND
  22         select HAVE_AOUT
  23         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL
  24         select HAVE_ARCH_KGDB
  25         select HAVE_ARCH_SECCOMP_FILTER
  26         select HAVE_ARCH_TRACEHOOK
  27         select HAVE_BPF_JIT
  28         select HAVE_C_RECORDMCOUNT
  29         select HAVE_DEBUG_KMEMLEAK
  30         select HAVE_DMA_API_DEBUG
  31         select HAVE_DMA_ATTRS
  32         select HAVE_DMA_CONTIGUOUS if MMU
  33         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL)
  34         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
  35         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
  36         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
  37         select HAVE_GENERIC_DMA_COHERENT
  38         select HAVE_GENERIC_HARDIRQS
  39         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
  40         select HAVE_IDE if PCI || ISA || PCMCIA
  41         select HAVE_IRQ_TIME_ACCOUNTING
  42         select HAVE_KERNEL_GZIP
  43         select HAVE_KERNEL_LZMA
  44         select HAVE_KERNEL_LZO
  45         select HAVE_KERNEL_XZ
  46         select HAVE_KPROBES if !XIP_KERNEL
  47         select HAVE_KRETPROBES if (HAVE_KPROBES)
  48         select HAVE_MEMBLOCK
  49         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
  50         select HAVE_PERF_EVENTS
  51         select HAVE_REGS_AND_STACK_ACCESS_API
  52         select HAVE_SYSCALL_TRACEPOINTS
  53         select HAVE_UID16
  54         select KTIME_SCALAR
  55         select PERF_USE_VMALLOC
  56         select RTC_LIB
  57         select SYS_SUPPORTS_APM_EMULATION
  58         select HAVE_MOD_ARCH_SPECIFIC if ARM_UNWIND
  59         select MODULES_USE_ELF_REL
  60         select CLONE_BACKWARDS
  61         select OLD_SIGSUSPEND3
  62         select OLD_SIGACTION
  63         select HAVE_CONTEXT_TRACKING
  64         help
  65           The ARM series is a line of low-power-consumption RISC chip designs
  66           licensed by ARM Ltd and targeted at embedded applications and
  67           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
  68           manufactured, but legacy ARM-based PC hardware remains popular in
  69           Europe.  There is an ARM Linux project with a web page at
  70           <http://www.arm.linux.org.uk/>.
  71
  72 config ARM_HAS_SG_CHAIN
  73         bool
  74
  75 config NEED_SG_DMA_LENGTH
  76         bool
  77
  78 config ARM_DMA_USE_IOMMU
  79         bool
  80         select ARM_HAS_SG_CHAIN
  81         select NEED_SG_DMA_LENGTH
  82
  83 if ARM_DMA_USE_IOMMU
  84
  85 config ARM_DMA_IOMMU_ALIGNMENT
  86         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
  87         range 4 9
  88         default 8
  89         help
  90           DMA mapping framework by default aligns all buffers to the smallest
  91           PAGE_SIZE order which is greater than or equal to the requested buffer
  92           size. This works well for buffers up to a few hundreds kilobytes, but
  93           for larger buffers it just a waste of address space. Drivers which has
  94           relatively small addressing window (like 64Mib) might run out of
  95           virtual space with just a few allocations.
  96
  97           With this parameter you can specify the maximum PAGE_SIZE order for
  98           DMA IOMMU buffers. Larger buffers will be aligned only to this
  99           specified order. The order is expressed as a power of two multiplied
 100           by the PAGE_SIZE.
 101
 102 endif
 103
 104 config HAVE_PWM
 105         bool
 106
 107 config MIGHT_HAVE_PCI
 108         bool
 109
 110 config SYS_SUPPORTS_APM_EMULATION
 111         bool
 112
 113 config HAVE_TCM
 114         bool
 115         select GENERIC_ALLOCATOR
 116
 117 config HAVE_PROC_CPU
 118         bool
 119
 120 config NO_IOPORT
 121         bool
 122
 123 config EISA
 124         bool
 125         ---help---
 126           The Extended Industry Standard Architecture (EISA) bus was
 127           developed as an open alternative to the IBM MicroChannel bus.
 128
 129           The EISA bus provided some of the features of the IBM MicroChannel
 130           bus while maintaining backward compatibility with cards made for
 131           the older ISA bus.  The EISA bus saw limited use between 1988 and
 132           1995 when it was made obsolete by the PCI bus.
 133
 134           Say Y here if you are building a kernel for an EISA-based machine.
 135
 136           Otherwise, say N.
 137
 138 config SBUS
 139         bool
 140
 141 config STACKTRACE_SUPPORT
 142         bool
 143         default y
 144
 145 config HAVE_LATENCYTOP_SUPPORT
 146         bool
 147         depends on !SMP
 148         default y
 149
 150 config LOCKDEP_SUPPORT
 151         bool
 152         default y
 153
 154 config TRACE_IRQFLAGS_SUPPORT
 155         bool
 156         default y
 157
 158 config RWSEM_GENERIC_SPINLOCK
 159         bool
 160         default y
 161
 162 config RWSEM_XCHGADD_ALGORITHM
 163         bool
 164
 165 config ARCH_HAS_ILOG2_U32
 166         bool
 167
 168 config ARCH_HAS_ILOG2_U64
 169         bool
 170
 171 config ARCH_HAS_CPUFREQ
 172         bool
 173         help
 174           Internal node to signify that the ARCH has CPUFREQ support
 175           and that the relevant menu configurations are displayed for
 176           it.
 177
 178 config ARCH_HAS_BANDGAP
 179         bool
 180
 181 config GENERIC_HWEIGHT
 182         bool
 183         default y
 184
 185 config GENERIC_CALIBRATE_DELAY
 186         bool
 187         default y
 188
 189 config ARCH_MAY_HAVE_PC_FDC
 190         bool
 191
 192 config ZONE_DMA
 193         bool
 194
 195 config NEED_DMA_MAP_STATE
 196        def_bool y
 197
 198 config ARCH_HAS_DMA_SET_COHERENT_MASK
 199         bool
 200
 201 config GENERIC_ISA_DMA
 202         bool
 203
 204 config FIQ
 205         bool
 206
 207 config NEED_RET_TO_USER
 208         bool
 209
 210 config ARCH_MTD_XIP
 211         bool
 212
 213 config VECTORS_BASE
 214         hex
 215         default 0xffff0000 if MMU || CPU_HIGH_VECTOR
 216         default DRAM_BASE if REMAP_VECTORS_TO_RAM
 217         default 0x00000000
 218         help
 219           The base address of exception vectors.
 220
 221 config ARM_PATCH_PHYS_VIRT
 222         bool "Patch physical to virtual translations at runtime" if EMBEDDED
 223         default y
 224         depends on !XIP_KERNEL && MMU
 225         depends on !ARCH_REALVIEW || !SPARSEMEM
 226         help
 227           Patch phys-to-virt and virt-to-phys translation functions at
 228           boot and module load time according to the position of the
 229           kernel in system memory.
 230
 231           This can only be used with non-XIP MMU kernels where the base
 232           of physical memory is at a 16MB boundary.
 233
 234           Only disable this option if you know that you do not require
 235           this feature (eg, building a kernel for a single machine) and
 236           you need to shrink the kernel to the minimal size.
 237
 238 config NEED_MACH_GPIO_H
 239         bool
 240         help
 241           Select this when mach/gpio.h is required to provide special
 242           definitions for this platform. The need for mach/gpio.h should
 243           be avoided when possible.
 244
 245 config NEED_MACH_IO_H
 246         bool
 247         help
 248           Select this when mach/io.h is required to provide special
 249           definitions for this platform.  The need for mach/io.h should
 250           be avoided when possible.
 251
 252 config NEED_MACH_MEMORY_H
 253         bool
 254         help
 255           Select this when mach/memory.h is required to provide special
 256           definitions for this platform.  The need for mach/memory.h should
 257           be avoided when possible.
 258
 259 config PHYS_OFFSET
 260         hex "Physical address of main memory" if MMU
 261         depends on !ARM_PATCH_PHYS_VIRT && !NEED_MACH_MEMORY_H
 262         default DRAM_BASE if !MMU
 263         help
 264           Please provide the physical address corresponding to the
 265           location of main memory in your system.
 266
 267 config GENERIC_BUG
 268         def_bool y
 269         depends on BUG
 270
 271 source "init/Kconfig"
 272
 273 source "kernel/Kconfig.freezer"
 274
 275 menu "System Type"
 276
 277 config MMU
 278         bool "MMU-based Paged Memory Management Support"
 279         default y
 280         help
 281           Select if you want MMU-based virtualised addressing space
 282           support by paged memory management. If unsure, say 'Y'.
 283
 284 #
 285 # The "ARM system type" choice list is ordered alphabetically by option
 286 # text.  Please add new entries in the option alphabetic order.
 287 #
 288 choice
 289         prompt "ARM system type"
 290         default ARCH_VERSATILE if !MMU
 291         default ARCH_MULTIPLATFORM if MMU
 292
 293 config ARCH_MULTIPLATFORM
 294         bool "Allow multiple platforms to be selected"
 295         depends on MMU
 296         select ARM_PATCH_PHYS_VIRT
 297         select AUTO_ZRELADDR
 298         select COMMON_CLK
 299         select MULTI_IRQ_HANDLER
 300         select SPARSE_IRQ
 301         select USE_OF
 302
 303 config ARCH_INTEGRATOR
 304         bool "ARM Ltd. Integrator family"
 305         select ARCH_HAS_CPUFREQ
 306         select ARM_AMBA
 307         select COMMON_CLK
 308         select COMMON_CLK_VERSATILE
 309         select GENERIC_CLOCKEVENTS
 310         select HAVE_TCM
 311         select ICST
 312         select MULTI_IRQ_HANDLER
 313         select NEED_MACH_MEMORY_H
 314         select PLAT_VERSATILE
 315         select SPARSE_IRQ
 316         select VERSATILE_FPGA_IRQ
 317         help
 318           Support for ARM's Integrator platform.
 319
 320 config ARCH_REALVIEW
 321         bool "ARM Ltd. RealView family"
 322         select ARCH_WANT_OPTIONAL_GPIOLIB
 323         select ARM_AMBA
 324         select ARM_TIMER_SP804
 325         select COMMON_CLK
 326         select COMMON_CLK_VERSATILE
 327         select GENERIC_CLOCKEVENTS
 328         select GPIO_PL061 if GPIOLIB
 329         select ICST
 330         select NEED_MACH_MEMORY_H
 331         select PLAT_VERSATILE
 332         select PLAT_VERSATILE_CLCD
 333         help
 334           This enables support for ARM Ltd RealView boards.
 335
 336 config ARCH_VERSATILE
 337         bool "ARM Ltd. Versatile family"
 338         select ARCH_WANT_OPTIONAL_GPIOLIB
 339         select ARM_AMBA
 340         select ARM_TIMER_SP804
 341         select ARM_VIC
 342         select CLKDEV_LOOKUP
 343         select GENERIC_CLOCKEVENTS
 344         select HAVE_MACH_CLKDEV
 345         select ICST
 346         select PLAT_VERSATILE
 347         select PLAT_VERSATILE_CLCD
 348         select PLAT_VERSATILE_CLOCK
 349         select VERSATILE_FPGA_IRQ
 350         help
 351           This enables support for ARM Ltd Versatile board.
 352
 353 config ARCH_AT91
 354         bool "Atmel AT91"
 355         select ARCH_REQUIRE_GPIOLIB
 356         select CLKDEV_LOOKUP
 357         select HAVE_CLK
 358         select IRQ_DOMAIN
 359         select NEED_MACH_GPIO_H
 360         select NEED_MACH_IO_H if PCCARD
 361         select PINCTRL
 362         select PINCTRL_AT91 if USE_OF
 363         help
 364           This enables support for systems based on Atmel
 365           AT91RM9200 and AT91SAM9* processors.
 366
 367 config ARCH_CLPS711X
 368         bool "Cirrus Logic CLPS711x/EP721x/EP731x-based"
 369         select ARCH_REQUIRE_GPIOLIB
 370         select AUTO_ZRELADDR
 371         select CLKDEV_LOOKUP
 372         select COMMON_CLK
 373         select CPU_ARM720T
 374         select GENERIC_CLOCKEVENTS
 375         select MULTI_IRQ_HANDLER
 376         select NEED_MACH_MEMORY_H
 377         select SPARSE_IRQ
 378         help
 379           Support for Cirrus Logic 711x/721x/731x based boards.
 380
 381 config ARCH_GEMINI
 382         bool "Cortina Systems Gemini"
 383         select ARCH_REQUIRE_GPIOLIB
 384         select ARCH_USES_GETTIMEOFFSET
 385         select NEED_MACH_GPIO_H
 386         select CPU_FA526
 387         help
 388           Support for the Cortina Systems Gemini family SoCs
 389
 390 config ARCH_EBSA110
 391         bool "EBSA-110"
 392         select ARCH_USES_GETTIMEOFFSET
 393         select CPU_SA110
 394         select ISA
 395         select NEED_MACH_IO_H
 396         select NEED_MACH_MEMORY_H
 397         select NO_IOPORT
 398         help
 399           This is an evaluation board for the StrongARM processor available
 400           from Digital. It has limited hardware on-board, including an
 401           Ethernet interface, two PCMCIA sockets, two serial ports and a
 402           parallel port.
 403
 404 config ARCH_EP93XX
 405         bool "EP93xx-based"
 406         select ARCH_HAS_HOLES_MEMORYMODEL
 407         select ARCH_REQUIRE_GPIOLIB
 408         select ARCH_USES_GETTIMEOFFSET
 409         select ARM_AMBA
 410         select ARM_VIC
 411         select CLKDEV_LOOKUP
 412         select CPU_ARM920T
 413         select NEED_MACH_MEMORY_H
 414         help
 415           This enables support for the Cirrus EP93xx series of CPUs.
 416
 417 config ARCH_FOOTBRIDGE
 418         bool "FootBridge"
 419         select CPU_SA110
 420         select FOOTBRIDGE
 421         select GENERIC_CLOCKEVENTS
 422         select HAVE_IDE
 423         select NEED_MACH_IO_H if !MMU
 424         select NEED_MACH_MEMORY_H
 425         help
 426           Support for systems based on the DC21285 companion chip
 427           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
 428
 429 config ARCH_NETX
 430         bool "Hilscher NetX based"
 431         select ARM_VIC
 432         select CLKSRC_MMIO
 433         select CPU_ARM926T
 434         select GENERIC_CLOCKEVENTS
 435         help
 436           This enables support for systems based on the Hilscher NetX Soc
 437
 438 config ARCH_IOP13XX
 439         bool "IOP13xx-based"
 440         depends on MMU
 441         select ARCH_SUPPORTS_MSI
 442         select CPU_XSC3
 443         select NEED_MACH_MEMORY_H
 444         select NEED_RET_TO_USER
 445         select PCI
 446         select PLAT_IOP
 447         select VMSPLIT_1G
 448         help
 449           Support for Intel's IOP13XX (XScale) family of processors.
 450
 451 config ARCH_IOP32X
 452         bool "IOP32x-based"
 453         depends on MMU
 454         select ARCH_REQUIRE_GPIOLIB
 455         select CPU_XSCALE
 456         select NEED_MACH_GPIO_H
 457         select NEED_RET_TO_USER
 458         select PCI
 459         select PLAT_IOP
 460         help
 461           Support for Intel's 80219 and IOP32X (XScale) family of
 462           processors.
 463
 464 config ARCH_IOP33X
 465         bool "IOP33x-based"
 466         depends on MMU
 467         select ARCH_REQUIRE_GPIOLIB
 468         select CPU_XSCALE
 469         select NEED_MACH_GPIO_H
 470         select NEED_RET_TO_USER
 471         select PCI
 472         select PLAT_IOP
 473         help
 474           Support for Intel's IOP33X (XScale) family of processors.
 475
 476 config ARCH_IXP4XX
 477         bool "IXP4xx-based"
 478         depends on MMU
 479         select ARCH_HAS_DMA_SET_COHERENT_MASK
 480         select ARCH_REQUIRE_GPIOLIB
 481         select CLKSRC_MMIO
 482         select CPU_XSCALE
 483         select DMABOUNCE if PCI
 484         select GENERIC_CLOCKEVENTS
 485         select MIGHT_HAVE_PCI
 486         select NEED_MACH_IO_H
 487         select USB_EHCI_BIG_ENDIAN_MMIO
 488         select USB_EHCI_BIG_ENDIAN_DESC
 489         help
 490           Support for Intel's IXP4XX (XScale) family of processors.
 491
 492 config ARCH_DOVE
 493         bool "Marvell Dove"
 494         select ARCH_REQUIRE_GPIOLIB
 495         select CPU_PJ4
 496         select GENERIC_CLOCKEVENTS
 497         select MIGHT_HAVE_PCI
 498         select PINCTRL
 499         select PINCTRL_DOVE
 500         select PLAT_ORION_LEGACY
 501         select USB_ARCH_HAS_EHCI
 502         select MVEBU_MBUS
 503         help
 504           Support for the Marvell Dove SoC 88AP510
 505
 506 config ARCH_KIRKWOOD
 507         bool "Marvell Kirkwood"
 508         select ARCH_REQUIRE_GPIOLIB
 509         select CPU_FEROCEON
 510         select GENERIC_CLOCKEVENTS
 511         select PCI
 512         select PCI_QUIRKS
 513         select PINCTRL
 514         select PINCTRL_KIRKWOOD
 515         select PLAT_ORION_LEGACY
 516         select MVEBU_MBUS
 517         help
 518           Support for the following Marvell Kirkwood series SoCs:
 519           88F6180, 88F6192 and 88F6281.
 520
 521 config ARCH_MV78XX0
 522         bool "Marvell MV78xx0"
 523         select ARCH_REQUIRE_GPIOLIB
 524         select CPU_FEROCEON
 525         select GENERIC_CLOCKEVENTS
 526         select PCI
 527         select PLAT_ORION_LEGACY
 528         select MVEBU_MBUS
 529         help
 530           Support for the following Marvell MV78xx0 series SoCs:
 531           MV781x0, MV782x0.
 532
 533 config ARCH_ORION5X
 534         bool "Marvell Orion"
 535         depends on MMU
 536         select ARCH_REQUIRE_GPIOLIB
 537         select CPU_FEROCEON
 538         select GENERIC_CLOCKEVENTS
 539         select PCI
 540         select PLAT_ORION_LEGACY
 541         select MVEBU_MBUS
 542         help
 543           Support for the following Marvell Orion 5x series SoCs:
 544           Orion-1 (5181), Orion-VoIP (5181L), Orion-NAS (5182),
 545           Orion-2 (5281), Orion-1-90 (6183).
 546
 547 config ARCH_MMP
 548         bool "Marvell PXA168/910/MMP2"
 549         depends on MMU
 550         select ARCH_REQUIRE_GPIOLIB
 551         select CLKDEV_LOOKUP
 552         select GENERIC_ALLOCATOR
 553         select GENERIC_CLOCKEVENTS
 554         select GPIO_PXA
 555         select IRQ_DOMAIN
 556         select NEED_MACH_GPIO_H
 557         select PINCTRL
 558         select PLAT_PXA
 559         select SPARSE_IRQ
 560         help
 561           Support for Marvell's PXA168/PXA910(MMP) and MMP2 processor line.
 562
 563 config ARCH_KS8695
 564         bool "Micrel/Kendin KS8695"
 565         select ARCH_REQUIRE_GPIOLIB
 566         select CLKSRC_MMIO
 567         select CPU_ARM922T
 568         select GENERIC_CLOCKEVENTS
 569         select NEED_MACH_MEMORY_H
 570         help
 571           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
 572           System-on-Chip devices.
 573
 574 config ARCH_W90X900
 575         bool "Nuvoton W90X900 CPU"
 576         select ARCH_REQUIRE_GPIOLIB
 577         select CLKDEV_LOOKUP
 578         select CLKSRC_MMIO
 579         select CPU_ARM926T
 580         select GENERIC_CLOCKEVENTS
 581         help
 582           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
 583           At present, the w90x900 has been renamed nuc900, regarding
 584           the ARM series product line, you can login the following
 585           link address to know more.
 586
 587           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
 588                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
 589
 590 config ARCH_LPC32XX
 591         bool "NXP LPC32XX"
 592         select ARCH_REQUIRE_GPIOLIB
 593         select ARM_AMBA
 594         select CLKDEV_LOOKUP
 595         select CLKSRC_MMIO
 596         select CPU_ARM926T
 597         select GENERIC_CLOCKEVENTS
 598         select HAVE_IDE
 599         select HAVE_PWM
 600         select USB_ARCH_HAS_OHCI
 601         select USE_OF
 602         help
 603           Support for the NXP LPC32XX family of processors
 604
 605 config ARCH_PXA
 606         bool "PXA2xx/PXA3xx-based"
 607         depends on MMU
 608         select ARCH_HAS_CPUFREQ
 609         select ARCH_MTD_XIP
 610         select ARCH_REQUIRE_GPIOLIB
 611         select ARM_CPU_SUSPEND if PM
 612         select AUTO_ZRELADDR
 613         select CLKDEV_LOOKUP
 614         select CLKSRC_MMIO
 615         select GENERIC_CLOCKEVENTS
 616         select GPIO_PXA
 617         select HAVE_IDE
 618         select MULTI_IRQ_HANDLER
 619         select NEED_MACH_GPIO_H
 620         select PLAT_PXA
 621         select SPARSE_IRQ
 622         help
 623           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
 624
 625 config ARCH_MSM
 626         bool "Qualcomm MSM"
 627         select ARCH_REQUIRE_GPIOLIB
 628         select CLKDEV_LOOKUP
 629         select GENERIC_CLOCKEVENTS
 630         select HAVE_CLK
 631         help
 632           Support for Qualcomm MSM/QSD based systems.  This runs on the
 633           apps processor of the MSM/QSD and depends on a shared memory
 634           interface to the modem processor which runs the baseband
 635           stack and controls some vital subsystems
 636           (clock and power control, etc).
 637
 638 config ARCH_SHMOBILE
 639         bool "Renesas SH-Mobile / R-Mobile"
 640         select CLKDEV_LOOKUP
 641         select GENERIC_CLOCKEVENTS
 642         select HAVE_ARM_SCU if SMP
 643         select HAVE_ARM_TWD if LOCAL_TIMERS
 644         select HAVE_CLK
 645         select HAVE_MACH_CLKDEV
 646         select HAVE_SMP
 647         select MIGHT_HAVE_CACHE_L2X0
 648         select MULTI_IRQ_HANDLER
 649         select NEED_MACH_MEMORY_H
 650         select NO_IOPORT
 651         select PINCTRL if ARCH_WANT_OPTIONAL_GPIOLIB
 652         select PM_GENERIC_DOMAINS if PM
 653         select SPARSE_IRQ
 654         help
 655           Support for Renesas's SH-Mobile and R-Mobile ARM platforms.
 656
 657 config ARCH_RPC
 658         bool "RiscPC"
 659         select ARCH_ACORN
 660         select ARCH_MAY_HAVE_PC_FDC
 661         select ARCH_SPARSEMEM_ENABLE
 662         select ARCH_USES_GETTIMEOFFSET
 663         select FIQ
 664         select HAVE_IDE
 665         select HAVE_PATA_PLATFORM
 666         select ISA_DMA_API
 667         select NEED_MACH_IO_H
 668         select NEED_MACH_MEMORY_H
 669         select NO_IOPORT
 670         select VIRT_TO_BUS
 671         help
 672           On the Acorn Risc-PC, Linux can support the internal IDE disk and
 673           CD-ROM interface, serial and parallel port, and the floppy drive.
 674
 675 config ARCH_SA1100
 676         bool "SA1100-based"
 677         select ARCH_HAS_CPUFREQ
 678         select ARCH_MTD_XIP
 679         select ARCH_REQUIRE_GPIOLIB
 680         select ARCH_SPARSEMEM_ENABLE
 681         select CLKDEV_LOOKUP
 682         select CLKSRC_MMIO
 683         select CPU_FREQ
 684         select CPU_SA1100
 685         select GENERIC_CLOCKEVENTS
 686         select HAVE_IDE
 687         select ISA
 688         select NEED_MACH_GPIO_H
 689         select NEED_MACH_MEMORY_H
 690         select SPARSE_IRQ
 691         help
 692           Support for StrongARM 11x0 based boards.
 693
 694 config ARCH_S3C24XX
 695         bool "Samsung S3C24XX SoCs"
 696         select ARCH_HAS_CPUFREQ
 697         select ARCH_REQUIRE_GPIOLIB
 698         select CLKDEV_LOOKUP
 699         select CLKSRC_MMIO
 700         select GENERIC_CLOCKEVENTS
 701         select HAVE_CLK
 702         select HAVE_S3C2410_I2C if I2C
 703         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 704         select HAVE_S3C_RTC if RTC_CLASS
 705         select MULTI_IRQ_HANDLER
 706         select NEED_MACH_GPIO_H
 707         select NEED_MACH_IO_H
 708         help
 709           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
 710           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
 711           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
 712           Samsung SMDK2410 development board (and derivatives).
 713
 714 config ARCH_S3C64XX
 715         bool "Samsung S3C64XX"
 716         select ARCH_HAS_CPUFREQ
 717         select ARCH_REQUIRE_GPIOLIB
 718         select ARM_VIC
 719         select CLKDEV_LOOKUP
 720         select CLKSRC_MMIO
 721         select CPU_V6
 722         select GENERIC_CLOCKEVENTS
 723         select HAVE_CLK
 724         select HAVE_S3C2410_I2C if I2C
 725         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 726         select HAVE_TCM
 727         select NEED_MACH_GPIO_H
 728         select NO_IOPORT
 729         select PLAT_SAMSUNG
 730         select S3C_DEV_NAND
 731         select S3C_GPIO_TRACK
 732         select SAMSUNG_CLKSRC
 733         select SAMSUNG_GPIOLIB_4BIT
 734         select SAMSUNG_IRQ_VIC_TIMER
 735         select USB_ARCH_HAS_OHCI
 736         help
 737           Samsung S3C64XX series based systems
 738
 739 config ARCH_S5P64X0
 740         bool "Samsung S5P6440 S5P6450"
 741         select CLKDEV_LOOKUP
 742         select CLKSRC_MMIO
 743         select CPU_V6
 744         select GENERIC_CLOCKEVENTS
 745         select HAVE_CLK
 746         select HAVE_S3C2410_I2C if I2C
 747         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 748         select HAVE_S3C_RTC if RTC_CLASS
 749         select NEED_MACH_GPIO_H
 750         help
 751           Samsung S5P64X0 CPU based systems, such as the Samsung SMDK6440,
 752           SMDK6450.
 753
 754 config ARCH_S5PC100
 755         bool "Samsung S5PC100"
 756         select ARCH_REQUIRE_GPIOLIB
 757         select CLKDEV_LOOKUP
 758         select CLKSRC_MMIO
 759         select CPU_V7
 760         select GENERIC_CLOCKEVENTS
 761         select HAVE_CLK
 762         select HAVE_S3C2410_I2C if I2C
 763         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 764         select HAVE_S3C_RTC if RTC_CLASS
 765         select NEED_MACH_GPIO_H
 766         help
 767           Samsung S5PC100 series based systems
 768
 769 config ARCH_S5PV210
 770         bool "Samsung S5PV210/S5PC110"
 771         select ARCH_HAS_CPUFREQ
 772         select ARCH_HAS_HOLES_MEMORYMODEL
 773         select ARCH_SPARSEMEM_ENABLE
 774         select CLKDEV_LOOKUP
 775         select CLKSRC_MMIO
 776         select CPU_V7
 777         select GENERIC_CLOCKEVENTS
 778         select HAVE_CLK
 779         select HAVE_S3C2410_I2C if I2C
 780         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 781         select HAVE_S3C_RTC if RTC_CLASS
 782         select NEED_MACH_GPIO_H
 783         select NEED_MACH_MEMORY_H
 784         help
 785           Samsung S5PV210/S5PC110 series based systems
 786
 787 config ARCH_EXYNOS
 788         bool "Samsung EXYNOS"
 789         select ARCH_HAS_CPUFREQ
 790         select ARCH_HAS_HOLES_MEMORYMODEL
 791         select ARCH_SPARSEMEM_ENABLE
 792         select CLKDEV_LOOKUP
 793         select COMMON_CLK
 794         select CPU_V7
 795         select GENERIC_CLOCKEVENTS
 796         select HAVE_CLK
 797         select HAVE_S3C2410_I2C if I2C
 798         select HAVE_S3C2410_WATCHDOG if WATCHDOG
 799         select HAVE_S3C_RTC if RTC_CLASS
 800         select NEED_MACH_GPIO_H
 801         select NEED_MACH_MEMORY_H
 802         help
 803           Support for SAMSUNG's EXYNOS SoCs (EXYNOS4/5)
 804
 805 config ARCH_SHARK
 806         bool "Shark"
 807         select ARCH_USES_GETTIMEOFFSET
 808         select CPU_SA110
 809         select ISA
 810         select ISA_DMA
 811         select NEED_MACH_MEMORY_H
 812         select PCI
 813         select VIRT_TO_BUS
 814         select ZONE_DMA
 815         help
 816           Support for the StrongARM based Digital DNARD machine, also known
 817           as "Shark" (<http://www.shark-linux.de/shark.html>).
 818
 819 config ARCH_U300
 820         bool "ST-Ericsson U300 Series"
 821         depends on MMU
 822         select ARCH_REQUIRE_GPIOLIB
 823         select ARM_AMBA
 824         select ARM_PATCH_PHYS_VIRT
 825         select ARM_VIC
 826         select CLKDEV_LOOKUP
 827         select CLKSRC_MMIO
 828         select COMMON_CLK
 829         select CPU_ARM926T
 830         select GENERIC_CLOCKEVENTS
 831         select HAVE_TCM
 832         select SPARSE_IRQ
 833         help
 834           Support for ST-Ericsson U300 series mobile platforms.
 835
 836 config ARCH_DAVINCI
 837         bool "TI DaVinci"
 838         select ARCH_HAS_HOLES_MEMORYMODEL
 839         select ARCH_REQUIRE_GPIOLIB
 840         select CLKDEV_LOOKUP
 841         select GENERIC_ALLOCATOR
 842         select GENERIC_CLOCKEVENTS
 843         select GENERIC_IRQ_CHIP
 844         select HAVE_IDE
 845         select NEED_MACH_GPIO_H
 846         select USE_OF
 847         select ZONE_DMA
 848         help
 849           Support for TI's DaVinci platform.
 850
 851 config ARCH_OMAP1
 852         bool "TI OMAP1"
 853         depends on MMU
 854         select ARCH_HAS_CPUFREQ
 855         select ARCH_HAS_HOLES_MEMORYMODEL
 856         select ARCH_OMAP
 857         select ARCH_REQUIRE_GPIOLIB
 858         select CLKDEV_LOOKUP
 859         select CLKSRC_MMIO
 860         select GENERIC_CLOCKEVENTS
 861         select GENERIC_IRQ_CHIP
 862         select HAVE_CLK
 863         select HAVE_IDE
 864         select IRQ_DOMAIN
 865         select NEED_MACH_IO_H if PCCARD
 866         select NEED_MACH_MEMORY_H
 867         help
 868           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
 869
 870 endchoice
 871
 872 menu "Multiple platform selection"
 873         depends on ARCH_MULTIPLATFORM
 874
 875 comment "CPU Core family selection"
 876
 877 config ARCH_MULTI_V4
 878         bool "ARMv4 based platforms (FA526, StrongARM)"
 879         depends on !ARCH_MULTI_V6_V7
 880         select ARCH_MULTI_V4_V5
 881
 882 config ARCH_MULTI_V4T
 883         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
 884         depends on !ARCH_MULTI_V6_V7
 885         select ARCH_MULTI_V4_V5
 886
 887 config ARCH_MULTI_V5
 888         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
 889         depends on !ARCH_MULTI_V6_V7
 890         select ARCH_MULTI_V4_V5
 891
 892 config ARCH_MULTI_V4_V5
 893         bool
 894
 895 config ARCH_MULTI_V6
 896         bool "ARMv6 based platforms (ARM11)"
 897         select ARCH_MULTI_V6_V7
 898         select CPU_V6
 899
 900 config ARCH_MULTI_V7
 901         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
 902         default y
 903         select ARCH_MULTI_V6_V7
 904         select CPU_V7
 905
 906 config ARCH_MULTI_V6_V7
 907         bool
 908
 909 config ARCH_MULTI_CPU_AUTO
 910         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
 911         select ARCH_MULTI_V5
 912
 913 endmenu
 914
 915 #
 916 # This is sorted alphabetically by mach-* pathname.  However, plat-*
 917 # Kconfigs may be included either alphabetically (according to the
 918 # plat- suffix) or along side the corresponding mach-* source.
 919 #
 920 source "arch/arm/mach-mvebu/Kconfig"
 921
 922 source "arch/arm/mach-at91/Kconfig"
 923
 924 source "arch/arm/mach-bcm/Kconfig"
 925
 926 source "arch/arm/mach-bcm2835/Kconfig"
 927
 928 source "arch/arm/mach-clps711x/Kconfig"
 929
 930 source "arch/arm/mach-cns3xxx/Kconfig"
 931
 932 source "arch/arm/mach-davinci/Kconfig"
 933
 934 source "arch/arm/mach-dove/Kconfig"
 935
 936 source "arch/arm/mach-ep93xx/Kconfig"
 937
 938 source "arch/arm/mach-footbridge/Kconfig"
 939
 940 source "arch/arm/mach-gemini/Kconfig"
 941
 942 source "arch/arm/mach-highbank/Kconfig"
 943
 944 source "arch/arm/mach-integrator/Kconfig"
 945
 946 source "arch/arm/mach-iop32x/Kconfig"
 947
 948 source "arch/arm/mach-iop33x/Kconfig"
 949
 950 source "arch/arm/mach-iop13xx/Kconfig"
 951
 952 source "arch/arm/mach-ixp4xx/Kconfig"
 953
 954 source "arch/arm/mach-kirkwood/Kconfig"
 955
 956 source "arch/arm/mach-ks8695/Kconfig"
 957
 958 source "arch/arm/mach-msm/Kconfig"
 959
 960 source "arch/arm/mach-mv78xx0/Kconfig"
 961
 962 source "arch/arm/mach-imx/Kconfig"
 963
 964 source "arch/arm/mach-mxs/Kconfig"
 965
 966 source "arch/arm/mach-netx/Kconfig"
 967
 968 source "arch/arm/mach-nomadik/Kconfig"
 969
 970 source "arch/arm/plat-omap/Kconfig"
 971
 972 source "arch/arm/mach-omap1/Kconfig"
 973
 974 source "arch/arm/mach-omap2/Kconfig"
 975
 976 source "arch/arm/mach-orion5x/Kconfig"
 977
 978 source "arch/arm/mach-picoxcell/Kconfig"
 979
 980 source "arch/arm/mach-pxa/Kconfig"
 981 source "arch/arm/plat-pxa/Kconfig"
 982
 983 source "arch/arm/mach-mmp/Kconfig"
 984
 985 source "arch/arm/mach-realview/Kconfig"
 986
 987 source "arch/arm/mach-sa1100/Kconfig"
 988
 989 source "arch/arm/plat-samsung/Kconfig"
 990
 991 source "arch/arm/mach-socfpga/Kconfig"
 992
 993 source "arch/arm/mach-spear/Kconfig"
 994
 995 source "arch/arm/mach-s3c24xx/Kconfig"
 996
 997 if ARCH_S3C64XX
 998 source "arch/arm/mach-s3c64xx/Kconfig"
 999 endif
1000
1001 source "arch/arm/mach-s5p64x0/Kconfig"
1002
1003 source "arch/arm/mach-s5pc100/Kconfig"
1004
1005 source "arch/arm/mach-s5pv210/Kconfig"
1006
1007 source "arch/arm/mach-exynos/Kconfig"
1008
1009 source "arch/arm/mach-shmobile/Kconfig"
1010
1011 source "arch/arm/mach-sunxi/Kconfig"
1012
1013 source "arch/arm/mach-prima2/Kconfig"
1014
1015 source "arch/arm/mach-tegra/Kconfig"
1016
1017 source "arch/arm/mach-u300/Kconfig"
1018
1019 source "arch/arm/mach-ux500/Kconfig"
1020
1021 source "arch/arm/mach-versatile/Kconfig"
1022
1023 source "arch/arm/mach-vexpress/Kconfig"
1024 source "arch/arm/plat-versatile/Kconfig"
1025
1026 source "arch/arm/mach-virt/Kconfig"
1027
1028 source "arch/arm/mach-vt8500/Kconfig"
1029
1030 source "arch/arm/mach-w90x900/Kconfig"
1031
1032 source "arch/arm/mach-zynq/Kconfig"
1033
1034 # Definitions to make life easier
1035 config ARCH_ACORN
1036         bool
1037
1038 config PLAT_IOP
1039         bool
1040         select GENERIC_CLOCKEVENTS
1041
1042 config PLAT_ORION
1043         bool
1044         select CLKSRC_MMIO
1045         select COMMON_CLK
1046         select GENERIC_IRQ_CHIP
1047         select IRQ_DOMAIN
1048
1049 config PLAT_ORION_LEGACY
1050         bool
1051         select PLAT_ORION
1052
1053 config PLAT_PXA
1054         bool
1055
1056 config PLAT_VERSATILE
1057         bool
1058
1059 config ARM_TIMER_SP804
1060         bool
1061         select CLKSRC_MMIO
1062         select CLKSRC_OF if OF
1063
1064 source arch/arm/mm/Kconfig
1065
1066 config ARM_NR_BANKS
1067         int
1068         default 16 if ARCH_EP93XX
1069         default 8
1070
1071 config IWMMXT
1072         bool "Enable iWMMXt support" if !CPU_PJ4
1073         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4
1074         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4
1075         help
1076           Enable support for iWMMXt context switching at run time if
1077           running on a CPU that supports it.
1078
1079 config XSCALE_PMU
1080         bool
1081         depends on CPU_XSCALE
1082         default y
1083
1084 config MULTI_IRQ_HANDLER
1085         bool
1086         help
1087           Allow each machine to specify it's own IRQ handler at run time.
1088
1089 if !MMU
1090 source "arch/arm/Kconfig-nommu"
1091 endif
1092
1093 config PJ4B_ERRATA_4742
1094         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
1095         depends on CPU_PJ4B && MACH_ARMADA_370
1096         default y
1097         help
1098           When coming out of either a Wait for Interrupt (WFI) or a Wait for
1099           Event (WFE) IDLE states, a specific timing sensitivity exists between
1100           the retiring WFI/WFE instructions and the newly issued subsequent
1101           instructions.  This sensitivity can result in a CPU hang scenario.
1102           Workaround:
1103           The software must insert either a Data Synchronization Barrier (DSB)
1104           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
1105           instruction
1106
1107 config ARM_ERRATA_326103
1108         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
1109         depends on CPU_V6
1110         help
1111           Executing a SWP instruction to read-only memory does not set bit 11
1112           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
1113           treat the access as a read, preventing a COW from occurring and
1114           causing the faulting task to livelock.
1115
1116 config ARM_ERRATA_411920
1117         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
1118         depends on CPU_V6 || CPU_V6K
1119         help
1120           Invalidation of the Instruction Cache operation can
1121           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
1122           It does not affect the MPCore. This option enables the ARM Ltd.
1123           recommended workaround.
1124
1125 config ARM_ERRATA_430973
1126         bool "ARM errata: Stale prediction on replaced interworking branch"
1127         depends on CPU_V7
1128         help
1129           This option enables the workaround for the 430973 Cortex-A8
1130           (r1p0..r1p2) erratum. If a code sequence containing an ARM/Thumb
1131           interworking branch is replaced with another code sequence at the
1132           same virtual address, whether due to self-modifying code or virtual
1133           to physical address re-mapping, Cortex-A8 does not recover from the
1134           stale interworking branch prediction. This results in Cortex-A8
1135           executing the new code sequence in the incorrect ARM or Thumb state.
1136           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
1137           and also flushes the branch target cache at every context switch.
1138           Note that setting specific bits in the ACTLR register may not be
1139           available in non-secure mode.
1140
1141 config ARM_ERRATA_458693
1142         bool "ARM errata: Processor deadlock when a false hazard is created"
1143         depends on CPU_V7
1144         depends on !ARCH_MULTIPLATFORM
1145         help
1146           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
1147           erratum. For very specific sequences of memory operations, it is
1148           possible for a hazard condition intended for a cache line to instead
1149           be incorrectly associated with a different cache line. This false
1150           hazard might then cause a processor deadlock. The workaround enables
1151           the L1 caching of the NEON accesses and disables the PLD instruction
1152           in the ACTLR register. Note that setting specific bits in the ACTLR
1153           register may not be available in non-secure mode.
1154
1155 config ARM_ERRATA_460075
1156         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
1157         depends on CPU_V7
1158         depends on !ARCH_MULTIPLATFORM
1159         help
1160           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
1161           erratum. Any asynchronous access to the L2 cache may encounter a
1162           situation in which recent store transactions to the L2 cache are lost
1163           and overwritten with stale memory contents from external memory. The
1164           workaround disables the write-allocate mode for the L2 cache via the
1165           ACTLR register. Note that setting specific bits in the ACTLR register
1166           may not be available in non-secure mode.
1167
1168 config ARM_ERRATA_742230
1169         bool "ARM errata: DMB operation may be faulty"
1170         depends on CPU_V7 && SMP
1171         depends on !ARCH_MULTIPLATFORM
1172         help
1173           This option enables the workaround for the 742230 Cortex-A9
1174           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1175           between two write operations may not ensure the correct visibility
1176           ordering of the two writes. This workaround sets a specific bit in
1177           the diagnostic register of the Cortex-A9 which causes the DMB
1178           instruction to behave as a DSB, ensuring the correct behaviour of
1179           the two writes.
1180
1181 config ARM_ERRATA_742231
1182         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1183         depends on CPU_V7 && SMP
1184         depends on !ARCH_MULTIPLATFORM
1185         help
1186           This option enables the workaround for the 742231 Cortex-A9
1187           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1188           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1189           accessing some data located in the same cache line, may get corrupted
1190           data due to bad handling of the address hazard when the line gets
1191           replaced from one of the CPUs at the same time as another CPU is
1192           accessing it. This workaround sets specific bits in the diagnostic
1193           register of the Cortex-A9 which reduces the linefill issuing
1194           capabilities of the processor.
1195
1196 config PL310_ERRATA_588369
1197         bool "PL310 errata: Clean & Invalidate maintenance operations do not invalidate clean lines"
1198         depends on CACHE_L2X0
1199         help
1200            The PL310 L2 cache controller implements three types of Clean &
1201            Invalidate maintenance operations: by Physical Address
1202            (offset 0x7F0), by Index/Way (0x7F8) and by Way (0x7FC).
1203            They are architecturally defined to behave as the execution of a
1204            clean operation followed immediately by an invalidate operation,
1205            both performing to the same memory location. This functionality
1206            is not correctly implemented in PL310 as clean lines are not
1207            invalidated as a result of these operations.
1208
1209 config ARM_ERRATA_643719
1210         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1211         depends on CPU_V7 && SMP
1212         help
1213           This option enables the workaround for the 643719 Cortex-A9 (prior to
1214           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1215           register returns zero when it should return one. The workaround
1216           corrects this value, ensuring cache maintenance operations which use
1217           it behave as intended and avoiding data corruption.
1218
1219 config ARM_ERRATA_720789
1220         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1221         depends on CPU_V7
1222         help
1223           This option enables the workaround for the 720789 Cortex-A9 (prior to
1224           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1225           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1226           As a consequence of this erratum, some TLB entries which should be
1227           invalidated are not, resulting in an incoherency in the system page
1228           tables. The workaround changes the TLB flushing routines to invalidate
1229           entries regardless of the ASID.
1230
1231 config PL310_ERRATA_727915
1232         bool "PL310 errata: Background Clean & Invalidate by Way operation can cause data corruption"
1233         depends on CACHE_L2X0
1234         help
1235           PL310 implements the Clean & Invalidate by Way L2 cache maintenance
1236           operation (offset 0x7FC). This operation runs in background so that
1237           PL310 can handle normal accesses while it is in progress. Under very
1238           rare circumstances, due to this erratum, write data can be lost when
1239           PL310 treats a cacheable write transaction during a Clean &
1240           Invalidate by Way operation.
1241
1242 config ARM_ERRATA_743622
1243         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1244         depends on CPU_V7
1245         depends on !ARCH_MULTIPLATFORM
1246         help
1247           This option enables the workaround for the 743622 Cortex-A9
1248           (r2p*) erratum. Under very rare conditions, a faulty
1249           optimisation in the Cortex-A9 Store Buffer may lead to data
1250           corruption. This workaround sets a specific bit in the diagnostic
1251           register of the Cortex-A9 which disables the Store Buffer
1252           optimisation, preventing the defect from occurring. This has no
1253           visible impact on the overall performance or power consumption of the
1254           processor.
1255
1256 config ARM_ERRATA_751472
1257         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1258         depends on CPU_V7
1259         depends on !ARCH_MULTIPLATFORM
1260         help
1261           This option enables the workaround for the 751472 Cortex-A9 (prior
1262           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1263           completion of a following broadcasted operation if the second
1264           operation is received by a CPU before the ICIALLUIS has completed,
1265           potentially leading to corrupted entries in the cache or TLB.
1266
1267 config PL310_ERRATA_753970
1268         bool "PL310 errata: cache sync operation may be faulty"
1269         depends on CACHE_PL310
1270         help
1271           This option enables the workaround for the 753970 PL310 (r3p0) erratum.
1272
1273           Under some condition the effect of cache sync operation on
1274           the store buffer still remains when the operation completes.
1275           This means that the store buffer is always asked to drain and
1276           this prevents it from merging any further writes. The workaround
1277           is to replace the normal offset of cache sync operation (0x730)
1278           by another offset targeting an unmapped PL310 register 0x740.
1279           This has the same effect as the cache sync operation: store buffer
1280           drain and waiting for all buffers empty.
1281
1282 config ARM_ERRATA_754322
1283         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1284         depends on CPU_V7
1285         help
1286           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1287           r3p*) erratum. A speculative memory access may cause a page table walk
1288           which starts prior to an ASID switch but completes afterwards. This
1289           can populate the micro-TLB with a stale entry which may be hit with
1290           the new ASID. This workaround places two dsb instructions in the mm
1291           switching code so that no page table walks can cross the ASID switch.
1292
1293 config ARM_ERRATA_754327
1294         bool "ARM errata: no automatic Store Buffer drain"
1295         depends on CPU_V7 && SMP
1296         help
1297           This option enables the workaround for the 754327 Cortex-A9 (prior to
1298           r2p0) erratum. The Store Buffer does not have any automatic draining
1299           mechanism and therefore a livelock may occur if an external agent
1300           continuously polls a memory location waiting to observe an update.
1301           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1302           written polling loops from denying visibility of updates to memory.
1303
1304 config ARM_ERRATA_364296
1305         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1306         depends on CPU_V6 && !SMP
1307         help
1308           This options enables the workaround for the 364296 ARM1136
1309           r0p2 erratum (possible cache data corruption with
1310           hit-under-miss enabled). It sets the undocumented bit 31 in
1311           the auxiliary control register and the FI bit in the control
1312           register, thus disabling hit-under-miss without putting the
1313           processor into full low interrupt latency mode. ARM11MPCore
1314           is not affected.
1315
1316 config ARM_ERRATA_764369
1317         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1318         depends on CPU_V7 && SMP
1319         help
1320           This option enables the workaround for erratum 764369
1321           affecting Cortex-A9 MPCore with two or more processors (all
1322           current revisions). Under certain timing circumstances, a data
1323           cache line maintenance operation by MVA targeting an Inner
1324           Shareable memory region may fail to proceed up to either the
1325           Point of Coherency or to the Point of Unification of the
1326           system. This workaround adds a DSB instruction before the
1327           relevant cache maintenance functions and sets a specific bit
1328           in the diagnostic control register of the SCU.
1329
1330 config PL310_ERRATA_769419
1331         bool "PL310 errata: no automatic Store Buffer drain"
1332         depends on CACHE_L2X0
1333         help
1334           On revisions of the PL310 prior to r3p2, the Store Buffer does
1335           not automatically drain. This can cause normal, non-cacheable
1336           writes to be retained when the memory system is idle, leading
1337           to suboptimal I/O performance for drivers using coherent DMA.
1338           This option adds a write barrier to the cpu_idle loop so that,
1339           on systems with an outer cache, the store buffer is drained
1340           explicitly.
1341
1342 config ARM_ERRATA_775420
1343        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1344        depends on CPU_V7
1345        help
1346          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1347          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1348          operation aborts with MMU exception, it might cause the processor
1349          to deadlock. This workaround puts DSB before executing ISB if
1350          an abort may occur on cache maintenance.
1351
1352 config ARM_ERRATA_798181
1353         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1354         depends on CPU_V7 && SMP
1355         help
1356           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1357           adequately shooting down all use of the old entries. This
1358           option enables the Linux kernel workaround for this erratum
1359           which sends an IPI to the CPUs that are running the same ASID
1360           as the one being invalidated.
1361
1362 endmenu
1363
1364 source "arch/arm/common/Kconfig"
1365
1366 menu "Bus support"
1367
1368 config ARM_AMBA
1369         bool
1370
1371 config ISA
1372         bool
1373         help
1374           Find out whether you have ISA slots on your motherboard.  ISA is the
1375           name of a bus system, i.e. the way the CPU talks to the other stuff
1376           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1377           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1378           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1379
1380 # Select ISA DMA controller support
1381 config ISA_DMA
1382         bool
1383         select ISA_DMA_API
1384
1385 # Select ISA DMA interface
1386 config ISA_DMA_API
1387         bool
1388
1389 config PCI
1390         bool "PCI support" if MIGHT_HAVE_PCI
1391         help
1392           Find out whether you have a PCI motherboard. PCI is the name of a
1393           bus system, i.e. the way the CPU talks to the other stuff inside
1394           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1395           VESA. If you have PCI, say Y, otherwise N.
1396
1397 config PCI_DOMAINS
1398         bool
1399         depends on PCI
1400
1401 config PCI_NANOENGINE
1402         bool "BSE nanoEngine PCI support"
1403         depends on SA1100_NANOENGINE
1404         help
1405           Enable PCI on the BSE nanoEngine board.
1406
1407 config PCI_SYSCALL
1408         def_bool PCI
1409
1410 # Select the host bridge type
1411 config PCI_HOST_VIA82C505
1412         bool
1413         depends on PCI && ARCH_SHARK
1414         default y
1415
1416 config PCI_HOST_ITE8152
1417         bool
1418         depends on PCI && MACH_ARMCORE
1419         default y
1420         select DMABOUNCE
1421
1422 source "drivers/pci/Kconfig"
1423
1424 source "drivers/pcmcia/Kconfig"
1425
1426 endmenu
1427
1428 menu "Kernel Features"
1429
1430 config HAVE_SMP
1431         bool
1432         help
1433           This option should be selected by machines which have an SMP-
1434           capable CPU.
1435
1436           The only effect of this option is to make the SMP-related
1437           options available to the user for configuration.
1438
1439 config SMP
1440         bool "Symmetric Multi-Processing"
1441         depends on CPU_V6K || CPU_V7
1442         depends on GENERIC_CLOCKEVENTS
1443         depends on HAVE_SMP
1444         depends on MMU || ARM_MPU
1445         select USE_GENERIC_SMP_HELPERS
1446         help
1447           This enables support for systems with more than one CPU. If you have
1448           a system with only one CPU, like most personal computers, say N. If
1449           you have a system with more than one CPU, say Y.
1450
1451           If you say N here, the kernel will run on single and multiprocessor
1452           machines, but will use only one CPU of a multiprocessor machine. If
1453           you say Y here, the kernel will run on many, but not all, single
1454           processor machines. On a single processor machine, the kernel will
1455           run faster if you say N here.
1456
1457           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1458           <file:Documentation/nmi_watchdog.txt> and the SMP-HOWTO available at
1459           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1460
1461           If you don't know what to do here, say N.
1462
1463 config SMP_ON_UP
1464         bool "Allow booting SMP kernel on uniprocessor systems (EXPERIMENTAL)"
1465         depends on SMP && !XIP_KERNEL && MMU
1466         default y
1467         help
1468           SMP kernels contain instructions which fail on non-SMP processors.
1469           Enabling this option allows the kernel to modify itself to make
1470           these instructions safe.  Disabling it allows about 1K of space
1471           savings.
1472
1473           If you don't know what to do here, say Y.
1474
1475 config ARM_CPU_TOPOLOGY
1476         bool "Support cpu topology definition"
1477         depends on SMP && CPU_V7
1478         default y
1479         help
1480           Support ARM cpu topology definition. The MPIDR register defines
1481           affinity between processors which is then used to describe the cpu
1482           topology of an ARM System.
1483
1484 config SCHED_MC
1485         bool "Multi-core scheduler support"
1486         depends on ARM_CPU_TOPOLOGY
1487         help
1488           Multi-core scheduler support improves the CPU scheduler's decision
1489           making when dealing with multi-core CPU chips at a cost of slightly
1490           increased overhead in some places. If unsure say N here.
1491
1492 config SCHED_SMT
1493         bool "SMT scheduler support"
1494         depends on ARM_CPU_TOPOLOGY
1495         help
1496           Improves the CPU scheduler's decision making when dealing with
1497           MultiThreading at a cost of slightly increased overhead in some
1498           places. If unsure say N here.
1499
1500 config HAVE_ARM_SCU
1501         bool
1502         help
1503           This option enables support for the ARM system coherency unit
1504
1505 config HAVE_ARM_ARCH_TIMER
1506         bool "Architected timer support"
1507         depends on CPU_V7
1508         select ARM_ARCH_TIMER
1509         help
1510           This option enables support for the ARM architected timer
1511
1512 config HAVE_ARM_TWD
1513         bool
1514         depends on SMP
1515         select CLKSRC_OF if OF
1516         help
1517           This options enables support for the ARM timer and watchdog unit
1518
1519 config MCPM
1520         bool "Multi-Cluster Power Management"
1521         depends on CPU_V7 && SMP
1522         help
1523           This option provides the common power management infrastructure
1524           for (multi-)cluster based systems, such as big.LITTLE based
1525           systems.
1526
1527 choice
1528         prompt "Memory split"
1529         default VMSPLIT_3G
1530         help
1531           Select the desired split between kernel and user memory.
1532
1533           If you are not absolutely sure what you are doing, leave this
1534           option alone!
1535
1536         config VMSPLIT_3G
1537                 bool "3G/1G user/kernel split"
1538         config VMSPLIT_2G
1539                 bool "2G/2G user/kernel split"
1540         config VMSPLIT_1G
1541                 bool "1G/3G user/kernel split"
1542 endchoice
1543
1544 config PAGE_OFFSET
1545         hex
1546         default 0x40000000 if VMSPLIT_1G
1547         default 0x80000000 if VMSPLIT_2G
1548         default 0xC0000000
1549
1550 config NR_CPUS
1551         int "Maximum number of CPUs (2-32)"
1552         range 2 32
1553         depends on SMP
1554         default "4"
1555
1556 config HOTPLUG_CPU
1557         bool "Support for hot-pluggable CPUs"
1558         depends on SMP && HOTPLUG
1559         help
1560           Say Y here to experiment with turning CPUs off and on.  CPUs
1561           can be controlled through /sys/devices/system/cpu.
1562
1563 config ARM_PSCI
1564         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1565         depends on CPU_V7
1566         help
1567           Say Y here if you want Linux to communicate with system firmware
1568           implementing the PSCI specification for CPU-centric power
1569           management operations described in ARM document number ARM DEN
1570           0022A ("Power State Coordination Interface System Software on
1571           ARM processors").
1572
1573 config LOCAL_TIMERS
1574         bool "Use local timer interrupts"
1575         depends on SMP
1576         default y
1577         help
1578           Enable support for local timers on SMP platforms, rather then the
1579           legacy IPI broadcast method.  Local timers allows the system
1580           accounting to be spread across the timer interval, preventing a
1581           "thundering herd" at every timer tick.
1582
1583 # The GPIO number here must be sorted by descending number. In case of
1584 # a multiplatform kernel, we just want the highest value required by the
1585 # selected platforms.
1586 config ARCH_NR_GPIO
1587         int
1588         default 1024 if ARCH_SHMOBILE || ARCH_TEGRA
1589         default 512 if SOC_OMAP5
1590         default 392 if ARCH_U8500
1591         default 352 if ARCH_VT8500
1592         default 288 if ARCH_SUNXI
1593         default 264 if MACH_H4700
1594         default 0
1595         help
1596           Maximum number of GPIOs in the system.
1597
1598           If unsure, leave the default value.
1599
1600 source kernel/Kconfig.preempt
1601
1602 config HZ
1603         int
1604         default 200 if ARCH_EBSA110 || ARCH_S3C24XX || ARCH_S5P64X0 || \
1605                 ARCH_S5PV210 || ARCH_EXYNOS4
1606         default AT91_TIMER_HZ if ARCH_AT91
1607         default SHMOBILE_TIMER_HZ if ARCH_SHMOBILE
1608         default 100
1609
1610 config SCHED_HRTICK
1611         def_bool HIGH_RES_TIMERS
1612
1613 config THUMB2_KERNEL
1614         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1615         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1616         default y if CPU_THUMBONLY
1617         select AEABI
1618         select ARM_ASM_UNIFIED
1619         select ARM_UNWIND
1620         help
1621           By enabling this option, the kernel will be compiled in
1622           Thumb-2 mode. A compiler/assembler that understand the unified
1623           ARM-Thumb syntax is needed.
1624
1625           If unsure, say N.
1626
1627 config THUMB2_AVOID_R_ARM_THM_JUMP11
1628         bool "Work around buggy Thumb-2 short branch relocations in gas"
1629         depends on THUMB2_KERNEL && MODULES
1630         default y
1631         help
1632           Various binutils versions can resolve Thumb-2 branches to
1633           locally-defined, preemptible global symbols as short-range "b.n"
1634           branch instructions.
1635
1636           This is a problem, because there's no guarantee the final
1637           destination of the symbol, or any candidate locations for a
1638           trampoline, are within range of the branch.  For this reason, the
1639           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1640           relocation in modules at all, and it makes little sense to add
1641           support.
1642
1643           The symptom is that the kernel fails with an "unsupported
1644           relocation" error when loading some modules.
1645
1646           Until fixed tools are available, passing
1647           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1648           code which hits this problem, at the cost of a bit of extra runtime
1649           stack usage in some cases.
1650
1651           The problem is described in more detail at:
1652               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1653
1654           Only Thumb-2 kernels are affected.
1655
1656           Unless you are sure your tools don't have this problem, say Y.
1657
1658 config ARM_ASM_UNIFIED
1659         bool
1660
1661 config AEABI
1662         bool "Use the ARM EABI to compile the kernel"
1663         help
1664           This option allows for the kernel to be compiled using the latest
1665           ARM ABI (aka EABI).  This is only useful if you are using a user
1666           space environment that is also compiled with EABI.
1667
1668           Since there are major incompatibilities between the legacy ABI and
1669           EABI, especially with regard to structure member alignment, this
1670           option also changes the kernel syscall calling convention to
1671           disambiguate both ABIs and allow for backward compatibility support
1672           (selected with CONFIG_OABI_COMPAT).
1673
1674           To use this you need GCC version 4.0.0 or later.
1675
1676 config OABI_COMPAT
1677         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1678         depends on AEABI && !THUMB2_KERNEL
1679         default y
1680         help
1681           This option preserves the old syscall interface along with the
1682           new (ARM EABI) one. It also provides a compatibility layer to
1683           intercept syscalls that have structure arguments which layout
1684           in memory differs between the legacy ABI and the new ARM EABI
1685           (only for non "thumb" binaries). This option adds a tiny
1686           overhead to all syscalls and produces a slightly larger kernel.
1687           If you know you'll be using only pure EABI user space then you
1688           can say N here. If this option is not selected and you attempt
1689           to execute a legacy ABI binary then the result will be
1690           UNPREDICTABLE (in fact it can be predicted that it won't work
1691           at all). If in doubt say Y.
1692
1693 config ARCH_HAS_HOLES_MEMORYMODEL
1694         bool
1695
1696 config ARCH_SPARSEMEM_ENABLE
1697         bool
1698
1699 config ARCH_SPARSEMEM_DEFAULT
1700         def_bool ARCH_SPARSEMEM_ENABLE
1701
1702 config ARCH_SELECT_MEMORY_MODEL
1703         def_bool ARCH_SPARSEMEM_ENABLE
1704
1705 config HAVE_ARCH_PFN_VALID
1706         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1707
1708 config HIGHMEM
1709         bool "High Memory Support"
1710         depends on MMU
1711         help
1712           The address space of ARM processors is only 4 Gigabytes large
1713           and it has to accommodate user address space, kernel address
1714           space as well as some memory mapped IO. That means that, if you
1715           have a large amount of physical memory and/or IO, not all of the
1716           memory can be "permanently mapped" by the kernel. The physical
1717           memory that is not permanently mapped is called "high memory".
1718
1719           Depending on the selected kernel/user memory split, minimum
1720           vmalloc space and actual amount of RAM, you may not need this
1721           option which should result in a slightly faster kernel.
1722
1723           If unsure, say n.
1724
1725 config HIGHPTE
1726         bool "Allocate 2nd-level pagetables from highmem"
1727         depends on HIGHMEM
1728
1729 config HW_PERF_EVENTS
1730         bool "Enable hardware performance counter support for perf events"
1731         depends on PERF_EVENTS
1732         default y
1733         help
1734           Enable hardware performance counter support for perf events. If
1735           disabled, perf events will use software events only.
1736
1737 config SYS_SUPPORTS_HUGETLBFS
1738        def_bool y
1739        depends on ARM_LPAE
1740
1741 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1742        def_bool y
1743        depends on ARM_LPAE
1744
1745 source "mm/Kconfig"
1746
1747 config FORCE_MAX_ZONEORDER
1748         int "Maximum zone order" if ARCH_SHMOBILE
1749         range 11 64 if ARCH_SHMOBILE
1750         default "12" if SOC_AM33XX
1751         default "9" if SA1111
1752         default "11"
1753         help
1754           The kernel memory allocator divides physically contiguous memory
1755           blocks into "zones", where each zone is a power of two number of
1756           pages.  This option selects the largest power of two that the kernel
1757           keeps in the memory allocator.  If you need to allocate very large
1758           blocks of physically contiguous memory, then you may need to
1759           increase this value.
1760
1761           This config option is actually maximum order plus one. For example,
1762           a value of 11 means that the largest free memory block is 2^10 pages.
1763
1764 config ALIGNMENT_TRAP
1765         bool
1766         depends on CPU_CP15_MMU
1767         default y if !ARCH_EBSA110
1768         select HAVE_PROC_CPU if PROC_FS
1769         help
1770           ARM processors cannot fetch/store information which is not
1771           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1772           address divisible by 4. On 32-bit ARM processors, these non-aligned
1773           fetch/store instructions will be emulated in software if you say
1774           here, which has a severe performance impact. This is necessary for
1775           correct operation of some network protocols. With an IP-only
1776           configuration it is safe to say N, otherwise say Y.
1777
1778 config UACCESS_WITH_MEMCPY
1779         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1780         depends on MMU
1781         default y if CPU_FEROCEON
1782         help
1783           Implement faster copy_to_user and clear_user methods for CPU
1784           cores where a 8-word STM instruction give significantly higher
1785           memory write throughput than a sequence of individual 32bit stores.
1786
1787           A possible side effect is a slight increase in scheduling latency
1788           between threads sharing the same address space if they invoke
1789           such copy operations with large buffers.
1790
1791           However, if the CPU data cache is using a write-allocate mode,
1792           this option is unlikely to provide any performance gain.
1793
1794 config SECCOMP
1795         bool
1796         prompt "Enable seccomp to safely compute untrusted bytecode"
1797         ---help---
1798           This kernel feature is useful for number crunching applications
1799           that may need to compute untrusted bytecode during their
1800           execution. By using pipes or other transports made available to
1801           the process as file descriptors supporting the read/write
1802           syscalls, it's possible to isolate those applications in
1803           their own address space using seccomp. Once seccomp is
1804           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1805           and the task is only allowed to execute a few safe syscalls
1806           defined by each seccomp mode.
1807
1808 config CC_STACKPROTECTOR
1809         bool "Enable -fstack-protector buffer overflow detection (EXPERIMENTAL)"
1810         help
1811           This option turns on the -fstack-protector GCC feature. This
1812           feature puts, at the beginning of functions, a canary value on
1813           the stack just before the return address, and validates
1814           the value just before actually returning.  Stack based buffer
1815           overflows (that need to overwrite this return address) now also
1816           overwrite the canary, which gets detected and the attack is then
1817           neutralized via a kernel panic.
1818           This feature requires gcc version 4.2 or above.
1819
1820 config XEN_DOM0
1821         def_bool y
1822         depends on XEN
1823
1824 config XEN
1825         bool "Xen guest support on ARM (EXPERIMENTAL)"
1826         depends on ARM && AEABI && OF
1827         depends on CPU_V7 && !CPU_V6
1828         depends on !GENERIC_ATOMIC64
1829         select ARM_PSCI
1830         help
1831           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1832
1833 endmenu
1834
1835 menu "Boot options"
1836
1837 config USE_OF
1838         bool "Flattened Device Tree support"
1839         select IRQ_DOMAIN
1840         select OF
1841         select OF_EARLY_FLATTREE
1842         help
1843           Include support for flattened device tree machine descriptions.
1844
1845 config ATAGS
1846         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1847         default y
1848         help
1849           This is the traditional way of passing data to the kernel at boot
1850           time. If you are solely relying on the flattened device tree (or
1851           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1852           to remove ATAGS support from your kernel binary.  If unsure,
1853           leave this to y.
1854
1855 config DEPRECATED_PARAM_STRUCT
1856         bool "Provide old way to pass kernel parameters"
1857         depends on ATAGS
1858         help
1859           This was deprecated in 2001 and announced to live on for 5 years.
1860           Some old boot loaders still use this way.
1861
1862 # Compressed boot loader in ROM.  Yes, we really want to ask about
1863 # TEXT and BSS so we preserve their values in the config files.
1864 config ZBOOT_ROM_TEXT
1865         hex "Compressed ROM boot loader base address"
1866         default "0"
1867         help
1868           The physical address at which the ROM-able zImage is to be
1869           placed in the target.  Platforms which normally make use of
1870           ROM-able zImage formats normally set this to a suitable
1871           value in their defconfig file.
1872
1873           If ZBOOT_ROM is not enabled, this has no effect.
1874
1875 config ZBOOT_ROM_BSS
1876         hex "Compressed ROM boot loader BSS address"
1877         default "0"
1878         help
1879           The base address of an area of read/write memory in the target
1880           for the ROM-able zImage which must be available while the
1881           decompressor is running. It must be large enough to hold the
1882           entire decompressed kernel plus an additional 128 KiB.
1883           Platforms which normally make use of ROM-able zImage formats
1884           normally set this to a suitable value in their defconfig file.
1885
1886           If ZBOOT_ROM is not enabled, this has no effect.
1887
1888 config ZBOOT_ROM
1889         bool "Compressed boot loader in ROM/flash"
1890         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1891         help
1892           Say Y here if you intend to execute your compressed kernel image
1893           (zImage) directly from ROM or flash.  If unsure, say N.
1894
1895 choice
1896         prompt "Include SD/MMC loader in zImage (EXPERIMENTAL)"
1897         depends on ZBOOT_ROM && ARCH_SH7372
1898         default ZBOOT_ROM_NONE
1899         help
1900           Include experimental SD/MMC loading code in the ROM-able zImage.
1901           With this enabled it is possible to write the ROM-able zImage
1902           kernel image to an MMC or SD card and boot the kernel straight
1903           from the reset vector. At reset the processor Mask ROM will load
1904           the first part of the ROM-able zImage which in turn loads the
1905           rest the kernel image to RAM.
1906
1907 config ZBOOT_ROM_NONE
1908         bool "No SD/MMC loader in zImage (EXPERIMENTAL)"
1909         help
1910           Do not load image from SD or MMC
1911
1912 config ZBOOT_ROM_MMCIF
1913         bool "Include MMCIF loader in zImage (EXPERIMENTAL)"
1914         help
1915           Load image from MMCIF hardware block.
1916
1917 config ZBOOT_ROM_SH_MOBILE_SDHI
1918         bool "Include SuperH Mobile SDHI loader in zImage (EXPERIMENTAL)"
1919         help
1920           Load image from SDHI hardware block
1921
1922 endchoice
1923
1924 config ARM_APPENDED_DTB
1925         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1926         depends on OF && !ZBOOT_ROM
1927         help
1928           With this option, the boot code will look for a device tree binary
1929           (DTB) appended to zImage
1930           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1931
1932           This is meant as a backward compatibility convenience for those
1933           systems with a bootloader that can't be upgraded to accommodate
1934           the documented boot protocol using a device tree.
1935
1936           Beware that there is very little in terms of protection against
1937           this option being confused by leftover garbage in memory that might
1938           look like a DTB header after a reboot if no actual DTB is appended
1939           to zImage.  Do not leave this option active in a production kernel
1940           if you don't intend to always append a DTB.  Proper passing of the
1941           location into r2 of a bootloader provided DTB is always preferable
1942           to this option.
1943
1944 config ARM_ATAG_DTB_COMPAT
1945         bool "Supplement the appended DTB with traditional ATAG information"
1946         depends on ARM_APPENDED_DTB
1947         help
1948           Some old bootloaders can't be updated to a DTB capable one, yet
1949           they provide ATAGs with memory configuration, the ramdisk address,
1950           the kernel cmdline string, etc.  Such information is dynamically
1951           provided by the bootloader and can't always be stored in a static
1952           DTB.  To allow a device tree enabled kernel to be used with such
1953           bootloaders, this option allows zImage to extract the information
1954           from the ATAG list and store it at run time into the appended DTB.
1955
1956 choice
1957         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1958         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1959
1960 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1961         bool "Use bootloader kernel arguments if available"
1962         help
1963           Uses the command-line options passed by the boot loader instead of
1964           the device tree bootargs property. If the boot loader doesn't provide
1965           any, the device tree bootargs property will be used.
1966
1967 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1968         bool "Extend with bootloader kernel arguments"
1969         help
1970           The command-line arguments provided by the boot loader will be
1971           appended to the the device tree bootargs property.
1972
1973 endchoice
1974
1975 config CMDLINE
1976         string "Default kernel command string"
1977         default ""
1978         help
1979           On some architectures (EBSA110 and CATS), there is currently no way
1980           for the boot loader to pass arguments to the kernel. For these
1981           architectures, you should supply some command-line options at build
1982           time by entering them here. As a minimum, you should specify the
1983           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1984
1985 choice
1986         prompt "Kernel command line type" if CMDLINE != ""
1987         default CMDLINE_FROM_BOOTLOADER
1988         depends on ATAGS
1989
1990 config CMDLINE_FROM_BOOTLOADER
1991         bool "Use bootloader kernel arguments if available"
1992         help
1993           Uses the command-line options passed by the boot loader. If
1994           the boot loader doesn't provide any, the default kernel command
1995           string provided in CMDLINE will be used.
1996
1997 config CMDLINE_EXTEND
1998         bool "Extend bootloader kernel arguments"
1999         help
2000           The command-line arguments provided by the boot loader will be
2001           appended to the default kernel command string.
2002
2003 config CMDLINE_FORCE
2004         bool "Always use the default kernel command string"
2005         help
2006           Always use the default kernel command string, even if the boot
2007           loader passes other arguments to the kernel.
2008           This is useful if you cannot or don't want to change the
2009           command-line options your boot loader passes to the kernel.
2010 endchoice
2011
2012 config XIP_KERNEL
2013         bool "Kernel Execute-In-Place from ROM"
2014         depends on !ZBOOT_ROM && !ARM_LPAE && !ARCH_MULTIPLATFORM
2015         help
2016           Execute-In-Place allows the kernel to run from non-volatile storage
2017           directly addressable by the CPU, such as NOR flash. This saves RAM
2018           space since the text section of the kernel is not loaded from flash
2019           to RAM.  Read-write sections, such as the data section and stack,
2020           are still copied to RAM.  The XIP kernel is not compressed since
2021           it has to run directly from flash, so it will take more space to
2022           store it.  The flash address used to link the kernel object files,
2023           and for storing it, is configuration dependent. Therefore, if you
2024           say Y here, you must know the proper physical address where to
2025           store the kernel image depending on your own flash memory usage.
2026
2027           Also note that the make target becomes "make xipImage" rather than
2028           "make zImage" or "make Image".  The final kernel binary to put in
2029           ROM memory will be arch/arm/boot/xipImage.
2030
2031           If unsure, say N.
2032
2033 config XIP_PHYS_ADDR
2034         hex "XIP Kernel Physical Location"
2035         depends on XIP_KERNEL
2036         default "0x00080000"
2037         help
2038           This is the physical address in your flash memory the kernel will
2039           be linked for and stored to.  This address is dependent on your
2040           own flash usage.
2041
2042 config KEXEC
2043         bool "Kexec system call (EXPERIMENTAL)"
2044         depends on (!SMP || PM_SLEEP_SMP)
2045         help
2046           kexec is a system call that implements the ability to shutdown your
2047           current kernel, and to start another kernel.  It is like a reboot
2048           but it is independent of the system firmware.   And like a reboot
2049           you can start any kernel with it, not just Linux.
2050
2051           It is an ongoing process to be certain the hardware in a machine
2052           is properly shutdown, so do not be surprised if this code does not
2053           initially work for you.  It may help to enable device hotplugging
2054           support.
2055
2056 config ATAGS_PROC
2057         bool "Export atags in procfs"
2058         depends on ATAGS && KEXEC
2059         default y
2060         help
2061           Should the atags used to boot the kernel be exported in an "atags"
2062           file in procfs. Useful with kexec.
2063
2064 config CRASH_DUMP
2065         bool "Build kdump crash kernel (EXPERIMENTAL)"
2066         help
2067           Generate crash dump after being started by kexec. This should
2068           be normally only set in special crash dump kernels which are
2069           loaded in the main kernel with kexec-tools into a specially
2070           reserved region and then later executed after a crash by
2071           kdump/kexec. The crash dump kernel must be compiled to a
2072           memory address not used by the main kernel
2073
2074           For more details see Documentation/kdump/kdump.txt
2075
2076 config AUTO_ZRELADDR
2077         bool "Auto calculation of the decompressed kernel image address"
2078         depends on !ZBOOT_ROM && !ARCH_U300
2079         help
2080           ZRELADDR is the physical address where the decompressed kernel
2081           image will be placed. If AUTO_ZRELADDR is selected, the address
2082           will be determined at run-time by masking the current IP with
2083           0xf8000000. This assumes the zImage being placed in the first 128MB
2084           from start of memory.
2085
2086 endmenu
2087
2088 menu "CPU Power Management"
2089
2090 if ARCH_HAS_CPUFREQ
2091 source "drivers/cpufreq/Kconfig"
2092
2093 config CPU_FREQ_S3C
2094         bool
2095         help
2096           Internal configuration node for common cpufreq on Samsung SoC
2097
2098 config CPU_FREQ_S3C24XX
2099         bool "CPUfreq driver for Samsung S3C24XX series CPUs (EXPERIMENTAL)"
2100         depends on ARCH_S3C24XX && CPU_FREQ
2101         select CPU_FREQ_S3C
2102         help
2103           This enables the CPUfreq driver for the Samsung S3C24XX family
2104           of CPUs.
2105
2106           For details, take a look at <file:Documentation/cpu-freq>.
2107
2108           If in doubt, say N.
2109
2110 config CPU_FREQ_S3C24XX_PLL
2111         bool "Support CPUfreq changing of PLL frequency (EXPERIMENTAL)"
2112         depends on CPU_FREQ_S3C24XX
2113         help
2114           Compile in support for changing the PLL frequency from the
2115           S3C24XX series CPUfreq driver. The PLL takes time to settle
2116           after a frequency change, so by default it is not enabled.
2117
2118           This also means that the PLL tables for the selected CPU(s) will
2119           be built which may increase the size of the kernel image.
2120
2121 config CPU_FREQ_S3C24XX_DEBUG
2122         bool "Debug CPUfreq Samsung driver core"
2123         depends on CPU_FREQ_S3C24XX
2124         help
2125           Enable s3c_freq_dbg for the Samsung S3C CPUfreq core
2126
2127 config CPU_FREQ_S3C24XX_IODEBUG
2128         bool "Debug CPUfreq Samsung driver IO timing"
2129         depends on CPU_FREQ_S3C24XX
2130         help
2131           Enable s3c_freq_iodbg for the Samsung S3C CPUfreq core
2132
2133 config CPU_FREQ_S3C24XX_DEBUGFS
2134         bool "Export debugfs for CPUFreq"
2135         depends on CPU_FREQ_S3C24XX && DEBUG_FS
2136         help
2137           Export status information via debugfs.
2138
2139 endif
2140
2141 source "drivers/cpuidle/Kconfig"
2142
2143 endmenu
2144
2145 menu "Floating point emulation"
2146
2147 comment "At least one emulation must be selected"
2148
2149 config FPE_NWFPE
2150         bool "NWFPE math emulation"
2151         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2152         ---help---
2153           Say Y to include the NWFPE floating point emulator in the kernel.
2154           This is necessary to run most binaries. Linux does not currently
2155           support floating point hardware so you need to say Y here even if
2156           your machine has an FPA or floating point co-processor podule.
2157
2158           You may say N here if you are going to load the Acorn FPEmulator
2159           early in the bootup.
2160
2161 config FPE_NWFPE_XP
2162         bool "Support extended precision"
2163         depends on FPE_NWFPE
2164         help
2165           Say Y to include 80-bit support in the kernel floating-point
2166           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2167           Note that gcc does not generate 80-bit operations by default,
2168           so in most cases this option only enlarges the size of the
2169           floating point emulator without any good reason.
2170
2171           You almost surely want to say N here.
2172
2173 config FPE_FASTFPE
2174         bool "FastFPE math emulation (EXPERIMENTAL)"
2175         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2176         ---help---
2177           Say Y here to include the FAST floating point emulator in the kernel.
2178           This is an experimental much faster emulator which now also has full
2179           precision for the mantissa.  It does not support any exceptions.
2180           It is very simple, and approximately 3-6 times faster than NWFPE.
2181
2182           It should be sufficient for most programs.  It may be not suitable
2183           for scientific calculations, but you have to check this for yourself.
2184           If you do not feel you need a faster FP emulation you should better
2185           choose NWFPE.
2186
2187 config VFP
2188         bool "VFP-format floating point maths"
2189         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2190         help
2191           Say Y to include VFP support code in the kernel. This is needed
2192           if your hardware includes a VFP unit.
2193
2194           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2195           release notes and additional status information.
2196
2197           Say N if your target does not have VFP hardware.
2198
2199 config VFPv3
2200         bool
2201         depends on VFP
2202         default y if CPU_V7
2203
2204 config NEON
2205         bool "Advanced SIMD (NEON) Extension support"
2206         depends on VFPv3 && CPU_V7
2207         help
2208           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2209           Extension.
2210
2211 endmenu
2212
2213 menu "Userspace binary formats"
2214
2215 source "fs/Kconfig.binfmt"
2216
2217 config ARTHUR
2218         tristate "RISC OS personality"
2219         depends on !AEABI
2220         help
2221           Say Y here to include the kernel code necessary if you want to run
2222           Acorn RISC OS/Arthur binaries under Linux. This code is still very
2223           experimental; if this sounds frightening, say N and sleep in peace.
2224           You can also say M here to compile this support as a module (which
2225           will be called arthur).
2226
2227 endmenu
2228
2229 menu "Power management options"
2230
2231 source "kernel/power/Kconfig"
2232
2233 config ARCH_SUSPEND_POSSIBLE
2234         depends on !ARCH_S5PC100
2235         depends on CPU_ARM920T || CPU_ARM926T || CPU_SA1100 || \
2236                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2237         def_bool y
2238
2239 config ARM_CPU_SUSPEND
2240         def_bool PM_SLEEP
2241
2242 endmenu
2243
2244 source "net/Kconfig"
2245
2246 source "drivers/Kconfig"
2247
2248 source "fs/Kconfig"
2249
2250 source "arch/arm/Kconfig.debug"
2251
2252 source "security/Kconfig"
2253
2254 source "crypto/Kconfig"
2255
2256 source "lib/Kconfig"
2257
2258 source "arch/arm/kvm/Kconfig"