Sansa AMS: Various fixes/enhancements for clock frequencies
commita4130f63cb532ef9073c28de719fbe795f066080
authorfunman <funman@a1c6a512-1295-4272-9138-f99709370657>
Wed, 13 May 2009 08:27:20 +0000 (13 08:27 +0000)
committerfunman <funman@a1c6a512-1295-4272-9138-f99709370657>
Wed, 13 May 2009 08:27:20 +0000 (13 08:27 +0000)
tree3359698a5a3b7358bb7a35c1e30dff92df23ac38
parentd61352e37b39099cc03f8d445a9f217a663a80ae
Sansa AMS: Various fixes/enhancements for clock frequencies

Fix CGU_DBOP setting

Set PCLK to the exact frequency (62MHz, not the maximal frequency)

Use a better comment for CLK_DIV macro

Use preprocessor safety checks for clock divider sizes to avoid future mistakes (not for SD_IDENT frequency since that check is handled by mci_set_clock_divider)

Use maximal IDE frequency of 66MHz (like OF), not 90MHz like written in AS3525 datasheet. The IDE chip is somehow linked to internal storage, and a too high frequency could affect the storage driver.

Use the same DBOP frequency of 32MHz for all models (like OF, verified clip, fuze, e200v2 and m200v4), compromise between performance and battery life could be added in the future for each target
Performance increase on Sansa Fuze with DBOP freq. set to 64MHz: +12% fps for lcd_update, +1% fps for yuv

Thanks to daytona955 on the forums for his help

git-svn-id: svn://svn.rockbox.org/rockbox/trunk@20923 a1c6a512-1295-4272-9138-f99709370657
firmware/target/arm/as3525/clock-target.h
firmware/target/arm/as3525/sansa-c200v2/lcd-c200v2.c
firmware/target/arm/as3525/sansa-clip/lcd-ssd1303.c
firmware/target/arm/as3525/sansa-e200v2/lcd-e200v2.c
firmware/target/arm/as3525/sansa-fuze/lcd-fuze.c