gschem/tests/versionsym_invalid.sym

   1 v 20040710 1
   2 L 300 200 300 800 3 0 0 0 -1 -1
   3 T 300 0 9 8 1 0 0 0 1
   4 7400
   5 L 300 800 700 800 3 0 0 0 -1 -1
   6 T 500 900 5 10 0 0 0 0 1
   7 device=7400
   8 T 500 1100 5 10 0 0 0 0 1
   9 slot=1
  10 T 500 1300 5 10 0 0 0 0 1
  11 numslots=4
  12 T 500 1500 5 10 0 0 0 0 1
  13 slotdef=1:1,2,3
  14 T 500 1700 5 10 0 0 0 0 1
  15 slotdef=2:4,5,6
  16 T 500 1900 5 10 0 0 0 0 1
  17 slotdef=3:9,10,8
  18 T 500 2100 5 10 0 0 0 0 1
  19 slotdef=4:12,13,11
  20 L 300 200 700 200 3 0 0 0 -1 -1
  21 A 700 500 300 270 180 3 0 0 0 -1 -1
  22 T 1000 100 8 10 1 1 0 0 1
  23 blah=This needs to be outside!
  24 V 1050 500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
  25 P 1100 500 1300 500 1 0 1
  26 {
  27 T 1100 550 5 8 1 1 0 0 1
  28 pinnumber=3
  29 T 1100 450 5 8 0 1 0 2 1
  30 pinseq=3
  31 T 950 500 9 8 0 1 0 6 1
  32 pinlabel=Y
  33 T 950 500 5 8 0 1 0 8 1
  34 pintype=out
  35 }
  36 P 300 300 0 300 1 0 1
  37 {
  38 T 200 350 5 8 1 1 0 6 1
  39 pinnumber=2
  40 T 200 250 5 8 0 1 0 8 1
  41 pinseq=2
  42 T 350 300 9 8 0 1 0 0 1
  43 pinlabel=B
  44 T 350 300 5 8 0 1 0 2 1
  45 pintype=in
  46 }
  47 P 300 700 0 700 1 0 1
  48 {
  49 T 200 750 5 8 1 1 0 6 1
  50 pinnumber=1
  51 T 200 650 5 8 0 1 0 8 1
  52 pinseq=1
  53 T 350 700 9 8 0 1 0 0 1
  54 pinlabel=A
  55 T 350 700 5 8 0 1 0 2 1
  56 pintype=in
  57 }
  58 T 300 900 8 10 1 1 0 0 1
  59 refdes=U?
  60 T 500 2250 5 10 0 0 0 0 1
  61 footprint=DIP14
  62 T 500 2450 5 10 0 0 0 0 1
  63 description=4 NAND gates with 2 inputs
  64 T 500 2850 5 10 0 0 0 0 1
  65 net=Vcc:14
  66 T 500 3050 5 10 0 0 0 0 1
  67 net=GND:7
  68 T 500 2650 5 10 0 0 0 0 1
  69 documentation=http://www-s.ti.com/sc/ds/sn74hc00.pdf
  70 T 1300 700 5 10 0 0 0 0 1
  71 symversion=!!!-1.0
  72 T 400 400 9 10 1 0 0 0 1
  73 invalid