gschem/tests/embedded_1.sch

   1 v 20001006
   2 C 18600 21500 1 0 0 EMBEDDEDlm555-1.sym
   3 [
   4 T 20200 22000 9 8 1 0 0 0
   5 OUT
   6 T 20130 22698 9 8 1 0 0 0
   7 CTRL
   8 T 20000 23100 9 8 1 0 0 0
   9 THRES
  10 T 20169 23502 9 8 1 0 0 0
  11 DISC
  12 P 20600 22000 20900 22000 1
  13 {
  14 T 20698 22068 5 8 1 1 0 0
  15 pin3=3
  16 }
  17 P 20600 22700 20900 22700 1
  18 {
  19 T 20698 22766 5 8 1 1 0 0
  20 pin5=5
  21 }
  22 P 20600 23100 20900 23100 1
  23 {
  24 T 20698 23165 5 8 1 1 0 0
  25 pin6=6
  26 }
  27 P 20600 23500 20900 23500 1
  28 {
  29 T 20698 23570 5 8 1 1 0 0
  30 pin7=7
  31 }
  32 T 19106 23902 9 8 1 0 0 0
  33 RESET
  34 T 20040 23902 9 8 1 0 0 0
  35 VCC
  36 P 20200 24100 20200 24400 1
  37 {
  38 T 20001 24222 5 8 1 1 0 0
  39 pin8=8
  40 }
  41 P 19400 24100 19400 24400 1
  42 {
  43 T 19202 24222 5 8 1 1 0 0
  44 pin4=4
  45 }
  46 T 19000 23100 9 8 1 0 0 0
  47 TRIG
  48 T 19000 22000 9 8 1 0 0 0
  49 GND
  50 P 18600 23100 18900 23100 1
  51 {
  52 T 18696 23165 5 8 1 1 0 0
  53 pin2=2
  54 }
  55 P 18600 22000 18900 22000 1
  56 {
  57 T 18729 22068 5 8 1 1 0 0
  58 pin1=1
  59 }
  60 T 18900 21500 9 10 1 0 0 0
  61 LM555
  62 B 18900 21800 1700 2300 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
  63 T 20900 24000 5 10 0 0 0 0
  64 device=LM555
  65 ]
  66 C 28800 22500 1 0 0 EMBEDDEDam9128-1.sym
  67 [
  68 P 29400 22800 29400 22500 1
  69 {
  70 T 29348 22600 5 8 1 1 90 0
  71 pin17=17
  72 }
  73 P 29700 22800 29700 22500 1
  74 {
  75 T 29648 22600 5 8 1 1 90 0
  76 pin16=16
  77 }
  78 P 30000 22800 30000 22500 1
  79 {
  80 T 29948 22600 5 8 1 1 90 0
  81 pin15=15
  82 }
  83 P 30300 22800 30300 22500 1
  84 {
  85 T 30248 22600 5 8 1 1 90 0
  86 pin14=14
  87 }
  88 P 30600 22800 30600 22500 1
  89 {
  90 T 30548 22600 5 8 1 1 90 0
  91 pin13=13
  92 }
  93 P 30900 22800 30900 22500 1
  94 {
  95 T 30848 22600 5 8 1 1 90 0
  96 pin11=11
  97 }
  98 P 31200 22800 31200 22500 1
  99 {
 100 T 31148 22600 5 8 1 1 90 0
 101 pin10=10
 102 }
 103 P 31500 22800 31500 22500 1
 104 {
 105 T 31448 22600 5 8 1 1 90 0
 106 pin9=9
 107 }
 108 T 29448 22860 9 8 1 0 90 0
 109 D7
 110 T 29748 22860 9 8 1 0 90 0
 111 D6
 112 T 30048 22860 9 8 1 0 90 0
 113 D5
 114 T 30348 22860 9 8 1 0 90 0
 115 D4
 116 T 30648 22860 9 8 1 0 90 0
 117 D3
 118 T 30948 22860 9 8 1 0 90 0
 119 D2
 120 T 31248 22860 9 8 1 0 90 0
 121 D1
 122 T 31548 22860 9 8 1 0 90 0
 123 D0
 124 T 30100 23600 9 10 1 0 0 0
 125 AM9128
 126 P 28800 24300 29100 24300 1
 127 {
 128 T 28942 24352 5 8 1 1 0 0
 129 pin7=7
 130 }
 131 P 28800 24000 29100 24000 1
 132 {
 133 T 28942 24052 5 8 1 1 0 0
 134 pin8=8
 135 }
 136 P 28800 24600 29100 24600 1
 137 {
 138 T 28942 24652 5 8 1 1 0 0
 139 pin6=6
 140 }
 141 P 28800 24900 29100 24900 1
 142 {
 143 T 28942 24952 5 8 1 1 0 0
 144 pin5=5
 145 }
 146 P 28800 26400 29100 26400 1
 147 {
 148 T 28900 26452 5 8 1 1 0 0
 149 pin23=23
 150 }
 151 P 28800 26100 29100 26100 1
 152 {
 153 T 28942 26152 5 8 1 1 0 0
 154 pin1=1
 155 }
 156 P 28800 25800 29100 25800 1
 157 {
 158 T 28942 25852 5 8 1 1 0 0
 159 pin2=2
 160 }
 161 P 28800 25500 29100 25500 1
 162 {
 163 T 28942 25552 5 8 1 1 0 0
 164 pin3=3
 165 }
 166 P 28800 25200 29100 25200 1
 167 {
 168 T 28942 25252 5 8 1 1 0 0
 169 pin4=4
 170 }
 171 P 28800 26700 29100 26700 1
 172 {
 173 T 28900 26752 5 8 1 1 0 0
 174 pin22=22
 175 }
 176 P 28800 27000 29100 27000 1
 177 {
 178 T 28942 27052 5 8 1 1 0 0
 179 pin19=19
 180 }
 181 T 29160 27000 9 8 1 0 0 0
 182 A10
 183 T 29160 26700 9 8 1 0 0 0
 184 A9
 185 T 29160 26400 9 8 1 0 0 0
 186 A8
 187 T 29160 26100 9 8 1 0 0 0
 188 A7
 189 T 29160 25800 9 8 1 0 0 0
 190 A6
 191 T 29160 25500 9 8 1 0 0 0
 192 A5
 193 T 29160 25200 9 8 1 0 0 0
 194 A4
 195 T 29160 24900 9 8 1 0 0 0
 196 A3
 197 T 29160 24600 9 8 1 0 0 0
 198 A2
 199 T 29160 24300 9 8 1 0 0 0
 200 A1
 201 T 29160 24000 9 8 1 0 0 0
 202 A0
 203 T 29160 23700 9 8 1 0 0 0
 204 WE
 205 T 29160 23400 9 8 1 0 0 0
 206 OE
 207 T 29160 23100 9 8 1 0 0 0
 208 CE
 209 V 29050 23700 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 210 V 29050 23400 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 211 V 29050 23100 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 212 P 29000 23700 28800 23700 1
 213 {
 214 T 28815 23752 5 8 1 1 0 0
 215 pin21=21
 216 }
 217 P 29000 23400 28800 23400 1
 218 {
 219 T 28815 23452 5 8 1 1 0 0
 220 pin20=20
 221 }
 222 P 29000 23100 28800 23100 1
 223 {
 224 T 28815 23152 5 8 1 1 0 0
 225 pin18=18
 226 }
 227 B 29100 22800 2700 4500 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 228 T 31900 27200 5 10 0 0 0 0
 229 device=AM9128
 230 ]
 231 C 18000 18700 1 0 0 EMBEDDEDcapacitor-1.sym
 232 [
 233 P 18000 18900 18200 18900 1
 234 {
 235 T 18100 18950 5 8 0 1 0 0
 236 pin1=1
 237 }
 238 P 18900 18900 18700 18900 1
 239 {
 240 T 18700 18950 5 8 0 1 0 0
 241 pin2=2
 242 }
 243 L 18400 19100 18400 18700 3 0 0 0 -1 -1
 244 L 18500 19100 18500 18700 3 0 0 0 -1 -1
 245 L 18700 18900 18500 18900 3 0 0 0 -1 -1
 246 L 18400 18900 18200 18900 3 0 0 0 -1 -1
 247 T 18300 19300 5 10 0 0 0 0
 248 device=CAPACITOR
 249 ]
 250 C 18000 18000 1 0 0 EMBEDDEDcapacitor-2.sym
 251 [
 252 P 18000 18200 18200 18200 1
 253 {
 254 T 18100 18250 5 8 0 1 0 0
 255 pin1=1
 256 }
 257 P 18900 18200 18700 18200 1
 258 {
 259 T 18700 18250 5 8 0 1 0 0
 260 pin2=2
 261 }
 262 L 18400 18400 18400 18000 3 0 0 0 -1 -1
 263 L 18700 18200 18500 18200 3 0 0 0 -1 -1
 264 L 18400 18200 18200 18200 3 0 0 0 -1 -1
 265 T 18400 18600 5 10 0 0 0 0
 266 device=POLARIZED CAPACITOR
 267 A 19200 18200 700 165 30 3 0 0 0 -1 -1
 268 L 18289 18400 18289 18300 3 0 0 0 -1 -1
 269 L 18340 18349 18240 18349 3 0 0 0 -1 -1
 270 ]
 271 C 20300 18200 1 0 0 EMBEDDEDled-1.sym
 272 [
 273 P 20300 18400 20500 18400 1
 274 {
 275 T 20400 18450 5 8 0 1 0 0
 276 pin1=1
 277 }
 278 P 21200 18400 21000 18400 1
 279 {
 280 T 21000 18450 5 8 0 1 0 0
 281 pin2=2
 282 }
 283 L 20700 18500 20800 18400 3 0 0 0 -1 -1
 284 L 20800 18400 20700 18300 3 0 0 0 -1 -1
 285 L 20700 18500 20700 18300 3 0 0 0 -1 -1
 286 L 20800 18500 20800 18300 3 0 0 0 -1 -1
 287 L 20800 18400 21000 18400 3 0 0 0 -1 -1
 288 L 20700 18400 20500 18400 3 0 0 0 -1 -1
 289 V 20750 18400 200 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 290 T 20900 19200 5 10 0 0 0 0
 291 device=LED
 292 L 20816 18703 20917 18804 3 0 0 0 -1 -1
 293 L 20917 18804 20921 18755 3 0 0 0 -1 -1
 294 L 20921 18755 21022 18857 3 0 0 0 -1 -1
 295 L 20784 18618 20885 18718 3 0 0 0 -1 -1
 296 L 20885 18718 20889 18669 3 0 0 0 -1 -1
 297 L 20889 18669 20990 18770 3 0 0 0 -1 -1
 298 ]
 299 C 20300 16800 1 0 0 EMBEDDEDosc-1.sym
 300 [
 301 P 21500 17300 21200 17300 1
 302 {
 303 T 21250 17350 5 10 1 1 0 0
 304 pin8=8
 305 }
 306 T 20300 16800 9 8 1 0 0 0
 307 OSC
 308 B 20300 17000 900 600 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 309 T 21200 17700 5 10 0 0 0 0
 310 device=OSC
 311 ]
 312 C 18000 17400 1 0 0 EMBEDDEDresistor-1.sym
 313 [
 314 L 18600 17600 18500 17400 3 0 0 0 -1 -1
 315 L 18500 17400 18400 17600 3 0 0 0 -1 -1
 316 L 18400 17600 18300 17400 3 0 0 0 -1 -1
 317 L 18300 17400 18200 17600 3 0 0 0 -1 -1
 318 T 18300 17800 5 10 0 0 0 0
 319 device=RESISTOR
 320 L 18600 17600 18700 17400 3 0 0 0 -1 -1
 321 L 18700 17400 18750 17500 3 0 0 0 -1 -1
 322 P 18900 17500 18750 17500 1
 323 {
 324 T 18800 17550 5 8 0 1 0 0
 325 pin2=2
 326 }
 327 P 18000 17500 18152 17500 1
 328 {
 329 T 18100 17550 5 8 0 1 0 0
 330 pin1=1
 331 }
 332 L 18201 17600 18150 17500 3 0 0 0 -1 -1
 333 ]
 334 C 26000 17300 1 0 0 EMBEDDED7402-1.sym
 335 [
 336 L 26260 17500 26600 17500 3 0 0 0 -1 -1
 337 L 26260 18100 26600 18100 3 0 0 0 -1 -1
 338 T 26600 18200 5 10 0 0 0 0
 339 device=7402
 340 T 26600 18400 5 10 0 0 0 0
 341 slot=1
 342 T 26600 18600 5 10 0 0 0 0
 343 numslots=4
 344 T 26600 18800 5 10 0 0 0 0
 345 slot1=1,2,3
 346 T 26600 19000 5 10 0 0 0 0
 347 slot2=4,5,6
 348 T 26600 19200 5 10 0 0 0 0
 349 slot3=10,8,9
 350 T 26600 19400 5 10 0 0 0 0
 351 slot4=13,11,12
 352 T 26300 17300 9 8 1 0 0 0
 353 7402
 354 A 26000 17800 400 -48 97 3 0 0 0 -1 -1
 355 P 26300 18000 26000 18000 1
 356 {
 357 T 26100 18050 5 8 1 1 0 0
 358 pin3=3
 359 }
 360 P 26300 17600 26000 17600 1
 361 {
 362 T 26100 17650 5 8 1 1 0 0
 363 pin2=2
 364 }
 365 V 27038 17800 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 366 P 27300 17800 27088 17800 1
 367 {
 368 T 27085 17850 5 8 1 1 0 0
 369 pin1=1
 370 }
 371 A 26600 17900 400 270 76 3 0 0 0 -1 -1
 372 A 26600 17700 400 90 -76 3 0 0 0 -1 -1
 373 ]
 374 C 25100 16500 1 0 0 EMBEDDED7404-1.sym
 375 [
 376 L 25400 17300 25900 17000 3 0 0 0 -1 -1
 377 T 25700 17400 5 10 0 0 0 0
 378 device=7404
 379 T 25700 17600 5 10 0 0 0 0
 380 slot=1
 381 T 25700 17800 5 10 0 0 0 0
 382 numslots=6
 383 T 25700 18000 5 10 0 0 0 0
 384 slot1=1,2
 385 T 25700 18200 5 10 0 0 0 0
 386 slot2=3,4
 387 T 25700 18400 5 10 0 0 0 0
 388 slot3=5,6
 389 T 25700 18600 5 10 0 0 0 0
 390 slot4=9,8
 391 T 25700 18800 5 10 0 0 0 0
 392 slot5=11,10
 393 T 25700 19000 5 10 0 0 0 0
 394 slot6=13,12
 395 L 25900 17000 25400 16700 3 0 0 0 -1 -1
 396 L 25400 17300 25400 17000 3 0 0 0 -1 -1
 397 L 25400 17000 25400 16700 3 0 0 0 -1 -1
 398 V 25950 17000 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 399 P 25400 17000 25100 17000 1
 400 {
 401 T 25200 17050 5 8 1 1 0 0
 402 pin1=1
 403 }
 404 P 26200 17000 26000 17000 1
 405 {
 406 T 26015 17050 5 8 1 1 0 0
 407 pin2=2
 408 }
 409 T 25400 16500 9 8 1 0 0 0
 410 7404
 411 ]
 412 C 26600 15900 1 0 0 EMBEDDED7404-2.sym
 413 [
 414 L 26900 16700 27400 16400 3 0 0 0 -1 -1
 415 T 27200 16800 5 10 0 0 0 0
 416 device=7404
 417 T 27200 17000 5 10 0 0 0 0
 418 slot=1
 419 T 27200 17200 5 10 0 0 0 0
 420 numslots=6
 421 T 27200 17400 5 10 0 0 0 0
 422 slot1=1,2
 423 T 27200 17600 5 10 0 0 0 0
 424 slot2=3,4
 425 T 27200 17800 5 10 0 0 0 0
 426 slot3=5,6
 427 T 27200 18000 5 10 0 0 0 0
 428 slot4=9,8
 429 T 27200 18200 5 10 0 0 0 0
 430 slot5=11,10
 431 T 27200 18400 5 10 0 0 0 0
 432 slot6=13,12
 433 L 27400 16400 26900 16100 3 0 0 0 -1 -1
 434 L 26900 16700 26900 16400 3 0 0 0 -1 -1
 435 L 26900 16400 26900 16100 3 0 0 0 -1 -1
 436 V 26850 16400 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 437 T 26900 15900 9 8 1 0 0 0
 438 7404
 439 P 27700 16400 27400 16400 1
 440 {
 441 T 27415 16450 5 8 1 1 0 0
 442 pin2=2
 443 }
 444 P 26800 16400 26600 16400 1
 445 {
 446 T 26700 16450 5 8 1 1 0 0
 447 pin1=1
 448 }
 449 ]
 450 C 25000 15300 1 0 0 EMBEDDED7407-1.sym
 451 [
 452 L 25300 16100 25800 15800 3 0 0 0 -1 -1
 453 T 25600 16200 5 10 0 0 0 0
 454 device=7407
 455 T 25600 16400 5 10 0 0 0 0
 456 slot=1
 457 T 25600 16600 5 10 0 0 0 0
 458 numslots=6
 459 T 25600 16800 5 10 0 0 0 0
 460 slot1=1,2
 461 T 25600 17000 5 10 0 0 0 0
 462 slot2=3,4
 463 T 25600 17200 5 10 0 0 0 0
 464 slot3=5,6
 465 T 25600 17400 5 10 0 0 0 0
 466 slot4=9,8
 467 T 25600 17600 5 10 0 0 0 0
 468 slot5=11,10
 469 T 25600 17800 5 10 0 0 0 0
 470 slot6=13,12
 471 L 25800 15800 25300 15500 3 0 0 0 -1 -1
 472 L 25300 16100 25300 15800 3 0 0 0 -1 -1
 473 L 25300 15800 25300 15500 3 0 0 0 -1 -1
 474 P 25300 15800 25000 15800 1
 475 {
 476 T 25100 15850 5 8 1 1 0 0
 477 pin1=1
 478 }
 479 T 25300 15300 9 8 1 0 0 0
 480 7407
 481 P 26100 15800 25800 15800 1
 482 {
 483 T 25885 15850 5 8 1 1 0 0
 484 pin2=2
 485 }
 486 L 25488 15613 25619 15906 3 0 0 0 -1 -1
 487 ]
 488 C 26500 14600 1 0 0 EMBEDDED7408-1.sym
 489 [
 490 L 26800 14800 26800 15400 3 0 0 0 -1 -1
 491 T 26800 14600 9 8 1 0 0 0
 492 7408
 493 L 26800 15400 27200 15400 3 0 0 0 -1 -1
 494 T 27200 15500 5 10 0 0 0 0
 495 device=7408
 496 T 27200 15700 5 10 0 0 0 0
 497 slot=1
 498 T 27200 15900 5 10 0 0 0 0
 499 numslots=4
 500 T 27200 16100 5 10 0 0 0 0
 501 slot1=1,2,3
 502 T 27200 16300 5 10 0 0 0 0
 503 slot2=4,5,6
 504 T 27200 16500 5 10 0 0 0 0
 505 slot3=9,10,8
 506 T 27200 16700 5 10 0 0 0 0
 507 slot4=12,13,11
 508 L 26800 14800 27200 14800 3 0 0 0 -1 -1
 509 A 27200 15100 300 -90 180 3 0 0 0 -1 -1
 510 P 27500 15100 27800 15100 1
 511 {
 512 T 27585 15150 5 8 1 1 0 0
 513 pin3=3
 514 }
 515 P 26800 15300 26500 15300 1
 516 {
 517 T 26600 15350 5 8 1 1 0 0
 518 pin1=1
 519 }
 520 P 26800 14900 26500 14900 1
 521 {
 522 T 26600 14950 5 8 1 1 0 0
 523 pin2=2
 524 }
 525 ]
 526 C 24900 13700 1 0 0 EMBEDDED7410-1.sym
 527 [
 528 L 25200 13900 25200 14500 3 0 0 0 -1 -1
 529 L 25200 14500 25600 14500 3 0 0 0 -1 -1
 530 T 25500 14600 5 10 0 0 0 0
 531 device=7410
 532 T 25500 14800 5 10 0 0 0 0
 533 slot=1
 534 T 25500 15000 5 10 0 0 0 0
 535 numslots=3
 536 T 25500 15200 5 10 0 0 0 0
 537 slot1=1,2,13,12
 538 T 25500 15400 5 10 0 0 0 0
 539 slot2=3,4,5,6
 540 T 25500 15600 5 10 0 0 0 0
 541 slot3=9,10,11,8
 542 L 25200 13900 25600 13900 3 0 0 0 -1 -1
 543 A 25600 14200 300 -90 180 3 0 0 0 -1 -1
 544 V 25950 14200 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 545 P 26000 14200 26200 14200 1
 546 {
 547 T 25985 14250 5 8 1 1 0 0
 548 pin4=12
 549 }
 550 P 25200 13800 24900 13800 1
 551 {
 552 T 25000 13850 5 8 1 1 0 0
 553 pin3=13
 554 }
 555 P 25200 14600 24900 14600 1
 556 {
 557 T 25000 14650 5 8 1 1 0 0
 558 pin1=1
 559 }
 560 P 25200 14200 24900 14200 1
 561 {
 562 T 25000 14250 5 8 1 1 0 0
 563 pin2=2
 564 }
 565 T 25300 13700 9 8 1 0 0 0
 566 7410
 567 L 25200 13900 25200 13700 3 0 0 0 -1 -1
 568 L 25200 14700 25200 14500 3 0 0 0 -1 -1
 569 ]
 570 C 26600 13100 1 0 0 EMBEDDED7411-1.sym
 571 [
 572 L 26900 13900 27300 13900 3 0 0 0 -1 -1
 573 T 27200 14000 5 10 0 0 0 0
 574 device=7411
 575 T 27200 14200 5 10 0 0 0 0
 576 slot=1
 577 T 27200 14400 5 10 0 0 0 0
 578 numslots=3
 579 T 27200 14600 5 10 0 0 0 0
 580 slot1=1,2,13,12
 581 T 27200 14800 5 10 0 0 0 0
 582 slot2=3,4,5,6
 583 T 27200 15000 5 10 0 0 0 0
 584 slot3=9,10,11,8
 585 L 26900 13300 27300 13300 3 0 0 0 -1 -1
 586 A 27300 13600 300 -90 180 3 0 0 0 -1 -1
 587 P 27600 13600 27900 13600 1
 588 {
 589 T 27685 13650 5 8 1 1 0 0
 590 pin4=12
 591 }
 592 P 26900 14000 26600 14000 1
 593 {
 594 T 26700 14050 5 8 1 1 0 0
 595 pin1=1
 596 }
 597 P 26900 13200 26600 13200 1
 598 {
 599 T 26700 13250 5 8 1 1 0 0
 600 pin3=13
 601 }
 602 P 26900 13600 26600 13600 1
 603 {
 604 T 26700 13650 5 8 1 1 0 0
 605 pin2=2
 606 }
 607 L 26900 13900 26900 13300 3 0 0 0 -1 -1
 608 L 26900 13300 26900 13100 3 0 0 0 -1 -1
 609 L 26900 14100 26900 13900 3 0 0 0 -1 -1
 610 T 27000 13100 9 8 1 0 0 0
 611 7411
 612 ]
 613 C 29400 18100 1 0 0 EMBEDDED74191-1.sym
 614 [
 615 P 31100 20200 31400 20200 1
 616 {
 617 T 31185 20250 5 8 1 1 0 0
 618 pin3=3
 619 }
 620 P 31100 19900 31400 19900 1
 621 {
 622 T 31185 19950 5 8 1 1 0 0
 623 pin2=2
 624 }
 625 P 31100 19600 31400 19600 1
 626 {
 627 T 31185 19650 5 8 1 1 0 0
 628 pin6=6
 629 }
 630 P 31100 19300 31400 19300 1
 631 {
 632 T 31185 19350 5 8 1 1 0 0
 633 pin7=7
 634 }
 635 P 31100 18700 31400 18700 1
 636 {
 637 T 31185 18750 5 8 1 1 0 0
 638 pin12=12
 639 }
 640 P 29400 20200 29700 20200 1
 641 {
 642 T 29500 20250 5 8 1 1 0 0
 643 pin15=15
 644 }
 645 P 29400 19900 29700 19900 1
 646 {
 647 T 29500 19950 5 8 1 1 0 0
 648 pin1=1
 649 }
 650 P 29400 19600 29700 19600 1
 651 {
 652 T 29500 19650 5 8 1 1 0 0
 653 pin10=10
 654 }
 655 P 29400 19300 29700 19300 1
 656 {
 657 T 29500 19350 5 8 1 1 0 0
 658 pin9=9
 659 }
 660 P 29900 18400 29900 18100 1
 661 {
 662 T 29760 18200 5 8 1 1 0 0
 663 pin5=5
 664 }
 665 P 30900 18400 30900 18100 1
 666 {
 667 T 30700 18200 5 8 1 1 0 0
 668 pin14=14
 669 }
 670 T 29749 20198 9 8 1 0 0 0
 671 A
 672 T 29749 19900 9 8 1 0 0 0
 673 B
 674 T 29749 19602 9 8 1 0 0 0
 675 C
 676 T 29749 19298 9 8 1 0 0 0
 677 D
 678 T 29770 19001 9 8 1 0 0 0
 679 LOAD
 680 T 29800 18500 9 8 1 0 0 0
 681 DU
 682 T 30153 18500 9 8 1 0 0 0
 683 CTEN
 684 T 30700 18500 9 8 1 0 0 0
 685 CLK
 686 T 30826 18697 9 8 1 0 0 0
 687 EC
 688 T 30700 19000 9 8 1 0 0 0
 689 RCO
 690 T 30826 20199 9 8 1 0 0 0
 691 QA
 692 T 30826 19900 9 8 1 0 0 0
 693 QB
 694 T 30826 19601 9 8 1 0 0 0
 695 QC
 696 T 30826 19302 9 8 1 0 0 0
 697 QD
 698 T 29700 20600 9 10 1 0 0 0
 699 74191
 700 V 31150 19000 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 701 V 29650 19000 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 702 P 29400 19000 29600 19000 1
 703 {
 704 T 29500 19050 5 8 1 1 0 0
 705 pin11=11
 706 }
 707 P 31400 19000 31200 19000 1
 708 {
 709 T 31185 19050 5 8 1 1 0 0
 710 pin13=13
 711 }
 712 V 30400 18350 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 713 P 30400 18300 30400 18100 1
 714 {
 715 T 30260 18200 5 8 1 1 0 0
 716 pin4=4
 717 }
 718 B 29700 18400 1400 2100 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 719 T 31500 20500 5 10 0 0 0 0
 720 device=74191
 721 ]
 722 C 27400 16600 1 0 0 EMBEDDED74265-1.sym
 723 [
 724 L 27700 17400 28200 17100 3 0 0 0 -1 -1
 725 T 27900 17400 5 10 0 0 0 0
 726 device=74265
 727 L 28200 17100 27700 16800 3 0 0 0 -1 -1
 728 L 27700 17400 27700 17100 3 0 0 0 -1 -1
 729 L 27700 17100 27700 16800 3 0 0 0 -1 -1
 730 V 28003 16896 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 731 P 27700 17100 27400 17100 1
 732 T 27700 16600 9 8 1 0 0 0
 733 74265
 734 P 28300 16900 28060 16900 1
 735 P 28300 17300 28000 17300 1
 736 ]
 737 C 28000 15300 1 0 0 EMBEDDED7432-1.sym
 738 [
 739 L 28260 15500 28600 15500 3 0 0 0 -1 -1
 740 L 28260 16100 28600 16100 3 0 0 0 -1 -1
 741 T 28600 16200 5 10 0 0 0 0
 742 device=7432
 743 T 28600 16400 5 10 0 0 0 0
 744 slot=1
 745 T 28600 16600 5 10 0 0 0 0
 746 numslots=4
 747 T 28600 16800 5 10 0 0 0 0
 748 slot1=1,2,3
 749 T 28600 17000 5 10 0 0 0 0
 750 slot2=4,5,6
 751 T 28600 17200 5 10 0 0 0 0
 752 slot3=9,10,8
 753 T 28600 17400 5 10 0 0 0 0
 754 slot4=12,13,11
 755 T 28300 15300 9 8 1 0 0 0
 756 7432
 757 A 28000 15800 400 -48 97 3 0 0 0 -1 -1
 758 P 28300 16000 28000 16000 1
 759 {
 760 T 28100 16050 5 8 1 1 0 0
 761 pin1=1
 762 }
 763 P 28300 15600 28000 15600 1
 764 {
 765 T 28100 15650 5 8 1 1 0 0
 766 pin2=2
 767 }
 768 P 29300 15800 28988 15800 1
 769 {
 770 T 29085 15850 5 8 1 1 0 0
 771 pin3=3
 772 }
 773 A 28600 15900 400 270 76 3 0 0 0 -1 -1
 774 A 28600 15700 400 90 -76 3 0 0 0 -1 -1
 775 ]
 776 C 35200 19100 1 0 0 EMBEDDED74541-1.sym
 777 [
 778 P 35200 21800 35500 21800 1
 779 {
 780 T 35342 21850 5 8 1 1 0 0
 781 pin2=2
 782 }
 783 P 35200 21500 35500 21500 1
 784 {
 785 T 35342 21550 5 8 1 1 0 0
 786 pin3=3
 787 }
 788 P 35200 21200 35500 21200 1
 789 {
 790 T 35342 21250 5 8 1 1 0 0
 791 pin4=4
 792 }
 793 P 35200 20900 35500 20900 1
 794 {
 795 T 35342 20950 5 8 1 1 0 0
 796 pin5=5
 797 }
 798 T 35500 22100 9 10 1 0 0 0
 799 74541
 800 V 35800 19350 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 801 P 35800 19300 35800 19100 1
 802 {
 803 T 35684 19201 5 8 1 1 0 0
 804 pin1=1
 805 }
 806 T 35560 21800 9 8 1 0 0 0
 807 A1
 808 T 35560 21500 9 8 1 0 0 0
 809 A2
 810 T 35560 21200 9 8 1 0 0 0
 811 A3
 812 T 35560 20900 9 8 1 0 0 0
 813 A4
 814 T 35560 20300 9 8 1 0 0 0
 815 A6
 816 T 35560 20000 9 8 1 0 0 0
 817 A7
 818 T 35560 19700 9 8 1 0 0 0
 819 A8
 820 P 35200 20600 35500 20600 1
 821 {
 822 T 35342 20650 5 8 1 1 0 0
 823 pin6=6
 824 }
 825 P 35200 20300 35500 20300 1
 826 {
 827 T 35342 20350 5 8 1 1 0 0
 828 pin7=7
 829 }
 830 P 35200 20000 35500 20000 1
 831 {
 832 T 35342 20050 5 8 1 1 0 0
 833 pin8=8
 834 }
 835 P 35200 19700 35500 19700 1
 836 {
 837 T 35342 19750 5 8 1 1 0 0
 838 pin9=9
 839 }
 840 T 35560 20600 9 8 1 0 0 0
 841 A5
 842 T 36655 21800 9 8 1 0 0 0
 843 Y1
 844 T 36655 21500 9 8 1 0 0 0
 845 Y2
 846 T 36655 20900 9 8 1 0 0 0
 847 Y4
 848 T 36655 20300 9 8 1 0 0 0
 849 Y6
 850 T 36655 20000 9 8 1 0 0 0
 851 Y7
 852 T 36655 19700 9 8 1 0 0 0
 853 Y8
 854 T 36655 20600 9 8 1 0 0 0
 855 Y5
 856 V 36600 19350 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 857 P 36600 19300 36600 19100 1
 858 {
 859 T 36399 19201 5 8 1 1 0 0
 860 pin19=19
 861 }
 862 T 35702 19460 9 8 1 0 0 0
 863 1G
 864 T 36498 19460 9 8 1 0 0 0
 865 2G
 866 P 36900 21800 37200 21800 1
 867 {
 868 T 36985 21850 5 8 1 1 0 0
 869 pin18=18
 870 }
 871 P 36900 21500 37200 21500 1
 872 {
 873 T 36985 21550 5 8 1 1 0 0
 874 pin17=17
 875 }
 876 P 36900 21200 37200 21200 1
 877 {
 878 T 36985 21250 5 8 1 1 0 0
 879 pin16=16
 880 }
 881 P 36900 20900 37200 20900 1
 882 {
 883 T 36985 20950 5 8 1 1 0 0
 884 pin15=15
 885 }
 886 P 36900 20600 37200 20600 1
 887 {
 888 T 36985 20650 5 8 1 1 0 0
 889 pin14=14
 890 }
 891 P 36900 20300 37200 20300 1
 892 {
 893 T 36985 20350 5 8 1 1 0 0
 894 pin13=13
 895 }
 896 P 36900 20000 37200 20000 1
 897 {
 898 T 36985 20050 5 8 1 1 0 0
 899 pin12=12
 900 }
 901 P 36900 19700 37200 19700 1
 902 {
 903 T 36985 19750 5 8 1 1 0 0
 904 pin11=11
 905 }
 906 T 36655 21200 9 8 1 0 0 0
 907 Y3
 908 B 35500 19400 1400 2600 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 909 T 37500 21800 5 10 0 0 0 0
 910 device=74541
 911 ]
 912 C 31700 19300 1 0 0 EMBEDDED7474-1.sym
 913 [
 914 L 32000 20000 32100 19900 3 0 0 0 -1 -1
 915 L 32100 19900 32000 19800 3 0 0 0 -1 -1
 916 T 32100 20000 9 8 1 0 0 0
 917 CLK
 918 T 32800 20900 9 8 1 0 0 0
 919 Q
 920 T 32100 20900 9 8 1 0 0 0
 921 D
 922 T 32748 19900 9 8 1 0 0 0
 923 /Q
 924 T 32600 19400 9 8 1 0 0 0
 925 7474
 926 B 32000 19600 1000 1600 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 927 T 33500 21100 5 10 0 0 0 0
 928 device=7474
 929 T 33500 20300 5 10 0 0 0 0
 930 slot=1
 931 T 33500 20500 5 10 0 0 0 0
 932 numslots=2
 933 T 33500 20700 5 10 0 0 0 0
 934 slot1=1,2,3,4,5,6
 935 T 33500 20900 5 10 0 0 0 0
 936 slot2=10,12,11,13,9,8
 937 T 32356 20999 9 8 1 0 0 0
 938 CLR
 939 T 32356 19701 9 8 1 0 0 0
 940 PRE
 941 P 32000 19900 31700 19900 1
 942 {
 943 T 31800 19950 5 8 1 1 0 0
 944 pin3=3
 945 }
 946 P 32000 20900 31700 20900 1
 947 {
 948 T 31800 20950 5 8 1 1 0 0
 949 pin2=2
 950 }
 951 P 33300 20900 33000 20900 1
 952 {
 953 T 33085 20950 5 8 1 1 0 0
 954 pin5=5
 955 }
 956 P 32500 21300 32500 21500 1
 957 {
 958 T 32300 21300 5 8 1 1 0 0
 959 pin4=4
 960 }
 961 P 32500 19300 32500 19500 1
 962 {
 963 T 32300 19400 5 8 1 1 0 0
 964 pin1=1
 965 }
 966 P 33100 19900 33300 19900 1
 967 {
 968 T 33130 19950 5 8 1 1 0 0
 969 pin6=6
 970 }
 971 V 33050 19900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 972 V 32500 21250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 973 V 32500 19550 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
 974 ]
 975 C 28200 13700 1 0 0 EMBEDDED7486-1.sym
 976 [
 977 L 28460 13900 28800 13900 3 0 0 0 -1 -1
 978 L 28460 14500 28800 14500 3 0 0 0 -1 -1
 979 T 28900 14600 5 10 0 0 0 0
 980 device=7486
 981 T 28900 14800 5 10 0 0 0 0
 982 slot=1
 983 T 28900 15000 5 10 0 0 0 0
 984 numslots=4
 985 T 28900 15200 5 10 0 0 0 0
 986 slot1=1,2,3
 987 T 28900 15400 5 10 0 0 0 0
 988 slot2=4,5,6
 989 T 28900 15600 5 10 0 0 0 0
 990 slot3=9,10,8
 991 T 28900 15800 5 10 0 0 0 0
 992 slot4=12,13,11
 993 A 28200 14200 400 -48 97 3 0 0 0 -1 -1
 994 A 28100 14200 400 -48 97 3 0 0 0 -1 -1
 995 T 28500 13700 9 8 1 0 0 0
 996 7486
 997 P 28500 14400 28200 14400 1
 998 {
 999 T 28240 14450 5 8 1 1 0 0
1000 pin1=1
1001 }
1002 P 28500 14000 28200 14000 1
1003 {
1004 T 28240 14050 5 8 1 1 0 0
1005 pin2=2
1006 }
1007 P 29188 14200 29500 14200 1
1008 {
1009 T 29285 14250 5 8 1 1 0 0
1010 pin3=3
1011 }
1012 A 28800 14300 400 270 76 3 0 0 0 -1 -1
1013 A 28800 14100 400 90 -76 3 0 0 0 -1 -1
1014 ]
1015 C 47400 23300 1 0 0 EMBEDDED74541-1.sym
1016 [
1017 P 47400 26000 47700 26000 1
1018 {
1019 T 47542 26050 5 8 1 1 0 0
1020 pin2=2
1021 }
1022 P 47400 25700 47700 25700 1
1023 {
1024 T 47542 25750 5 8 1 1 0 0
1025 pin3=3
1026 }
1027 P 47400 25400 47700 25400 1
1028 {
1029 T 47542 25450 5 8 1 1 0 0
1030 pin4=4
1031 }
1032 P 47400 25100 47700 25100 1
1033 {
1034 T 47542 25150 5 8 1 1 0 0
1035 pin5=5
1036 }
1037 T 47700 26300 9 10 1 0 0 0
1038 74541
1039 V 48000 23550 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1040 P 48000 23500 48000 23300 1
1041 {
1042 T 47884 23401 5 8 1 1 0 0
1043 pin1=1
1044 }
1045 T 47760 26000 9 8 1 0 0 0
1046 A1
1047 T 47760 25700 9 8 1 0 0 0
1048 A2
1049 T 47760 25400 9 8 1 0 0 0
1050 A3
1051 T 47760 25100 9 8 1 0 0 0
1052 A4
1053 T 47760 24500 9 8 1 0 0 0
1054 A6
1055 T 47760 24200 9 8 1 0 0 0
1056 A7
1057 T 47760 23900 9 8 1 0 0 0
1058 A8
1059 P 47400 24800 47700 24800 1
1060 {
1061 T 47542 24850 5 8 1 1 0 0
1062 pin6=6
1063 }
1064 P 47400 24500 47700 24500 1
1065 {
1066 T 47542 24550 5 8 1 1 0 0
1067 pin7=7
1068 }
1069 P 47400 24200 47700 24200 1
1070 {
1071 T 47542 24250 5 8 1 1 0 0
1072 pin8=8
1073 }
1074 P 47400 23900 47700 23900 1
1075 {
1076 T 47542 23950 5 8 1 1 0 0
1077 pin9=9
1078 }
1079 T 47760 24800 9 8 1 0 0 0
1080 A5
1081 T 48855 26000 9 8 1 0 0 0
1082 Y1
1083 T 48855 25700 9 8 1 0 0 0
1084 Y2
1085 T 48855 25100 9 8 1 0 0 0
1086 Y4
1087 T 48855 24500 9 8 1 0 0 0
1088 Y6
1089 T 48855 24200 9 8 1 0 0 0
1090 Y7
1091 T 48855 23900 9 8 1 0 0 0
1092 Y8
1093 T 48855 24800 9 8 1 0 0 0
1094 Y5
1095 V 48800 23550 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1096 P 48800 23500 48800 23300 1
1097 {
1098 T 48599 23401 5 8 1 1 0 0
1099 pin19=19
1100 }
1101 T 47902 23660 9 8 1 0 0 0
1102 1G
1103 T 48698 23660 9 8 1 0 0 0
1104 2G
1105 P 49100 26000 49400 26000 1
1106 {
1107 T 49185 26050 5 8 1 1 0 0
1108 pin18=18
1109 }
1110 P 49100 25700 49400 25700 1
1111 {
1112 T 49185 25750 5 8 1 1 0 0
1113 pin17=17
1114 }
1115 P 49100 25400 49400 25400 1
1116 {
1117 T 49185 25450 5 8 1 1 0 0
1118 pin16=16
1119 }
1120 P 49100 25100 49400 25100 1
1121 {
1122 T 49185 25150 5 8 1 1 0 0
1123 pin15=15
1124 }
1125 P 49100 24800 49400 24800 1
1126 {
1127 T 49185 24850 5 8 1 1 0 0
1128 pin14=14
1129 }
1130 P 49100 24500 49400 24500 1
1131 {
1132 T 49185 24550 5 8 1 1 0 0
1133 pin13=13
1134 }
1135 P 49100 24200 49400 24200 1
1136 {
1137 T 49185 24250 5 8 1 1 0 0
1138 pin12=12
1139 }
1140 P 49100 23900 49400 23900 1
1141 {
1142 T 49185 23950 5 8 1 1 0 0
1143 pin11=11
1144 }
1145 T 48855 25400 9 8 1 0 0 0
1146 Y3
1147 B 47700 23600 1400 2600 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1148 T 49700 26000 5 10 0 0 0 0
1149 device=74541
1150 ]
1151 C 44900 19700 1 0 0 EMBEDDED74138-1.sym
1152 [
1153 P 44900 22000 45200 22000 1
1154 {
1155 T 45000 22050 5 8 1 1 0 0
1156 pin1=1
1157 }
1158 T 45260 22000 9 8 1 0 0 0
1159 A
1160 P 44900 21700 45200 21700 1
1161 {
1162 T 45000 21750 5 8 1 1 0 0
1163 pin2=2
1164 }
1165 T 45260 21700 9 8 1 0 0 0
1166 B
1167 P 44900 21400 45200 21400 1
1168 {
1169 T 45000 21450 5 8 1 1 0 0
1170 pin3=3
1171 }
1172 T 45260 21400 9 8 1 0 0 0
1173 C
1174 V 45150 20200 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1175 P 44900 20200 45100 20200 1
1176 {
1177 T 45000 20250 5 8 1 1 0 0
1178 pin4=4
1179 }
1180 T 45260 20200 9 8 1 0 0 0
1181 G2A
1182 V 45150 19900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1183 P 44900 19900 45100 19900 1
1184 {
1185 T 45000 19950 5 8 1 1 0 0
1186 pin5=5
1187 }
1188 T 45260 19900 9 8 1 0 0 0
1189 G2B
1190 P 44900 20500 45200 20500 1
1191 {
1192 T 45000 20550 5 8 1 1 0 0
1193 pin6=6
1194 }
1195 T 45260 20500 9 8 1 0 0 0
1196 G1
1197 T 46360 19900 9 8 1 0 0 0
1198 Y7
1199 V 46650 22000 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1200 P 46700 22000 46900 22000 1
1201 {
1202 T 46685 22050 5 8 1 1 0 0
1203 pin15=15
1204 }
1205 T 46360 22000 9 8 1 0 0 0
1206 Y0
1207 V 46650 21700 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1208 P 46700 21700 46900 21700 1
1209 {
1210 T 46685 21750 5 8 1 1 0 0
1211 pin14=14
1212 }
1213 T 46360 21700 9 8 1 0 0 0
1214 Y1
1215 V 46650 21400 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1216 P 46700 21400 46900 21400 1
1217 {
1218 T 46685 21450 5 8 1 1 0 0
1219 pin13=13
1220 }
1221 T 46360 21400 9 8 1 0 0 0
1222 Y2
1223 V 46650 21100 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1224 P 46700 21100 46900 21100 1
1225 {
1226 T 46685 21150 5 8 1 1 0 0
1227 pin12=12
1228 }
1229 T 46360 21100 9 8 1 0 0 0
1230 Y3
1231 V 46650 20800 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1232 P 46700 20800 46900 20800 1
1233 {
1234 T 46685 20850 5 8 1 1 0 0
1235 pin11=11
1236 }
1237 T 46360 20800 9 8 1 0 0 0
1238 Y4
1239 V 46650 20500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1240 P 46700 20500 46900 20500 1
1241 {
1242 T 46685 20550 5 8 1 1 0 0
1243 pin10=10
1244 }
1245 T 46360 20500 9 8 1 0 0 0
1246 Y5
1247 V 46650 20200 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1248 P 46700 20200 46900 20200 1
1249 {
1250 T 46685 20250 5 8 1 1 0 0
1251 pin9=9
1252 }
1253 T 46360 20200 9 8 1 0 0 0
1254 Y6
1255 T 45200 22340 9 10 1 0 0 0
1256 74138
1257 P 46700 19900 46900 19900 1
1258 {
1259 T 46685 19950 5 8 1 1 0 0
1260 pin7=7
1261 }
1262 V 46650 19900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1263 B 45200 19700 1400 2600 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1264 T 46700 22300 5 10 0 0 0 0
1265 device=74138
1266 ]
1267 C 35500 23100 1 0 0 EMBEDDED74139-1.sym
1268 [
1269 V 35750 25500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1270 P 35500 25500 35700 25500 1
1271 {
1272 T 35600 25550 5 8 1 1 0 0
1273 pin1=1
1274 }
1275 T 35860 25500 9 8 1 0 0 0
1276 G1
1277 P 35500 25200 35800 25200 1
1278 {
1279 T 35600 25250 5 8 1 1 0 0
1280 pin2=2
1281 }
1282 T 35860 25200 9 8 1 0 0 0
1283 A1
1284 P 35500 24900 35800 24900 1
1285 {
1286 T 35600 24950 5 8 1 1 0 0
1287 pin3=3
1288 }
1289 T 35860 24900 9 8 1 0 0 0
1290 B1
1291 V 37250 25500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1292 P 37300 25500 37500 25500 1
1293 {
1294 T 37285 25550 5 8 1 1 0 0
1295 pin4=4
1296 }
1297 T 36860 25500 9 8 1 0 0 0
1298 1Y0
1299 V 37250 25200 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1300 P 37300 25200 37500 25200 1
1301 {
1302 T 37285 25250 5 8 1 1 0 0
1303 pin5=5
1304 }
1305 T 36860 25200 9 8 1 0 0 0
1306 1Y1
1307 V 37250 24900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1308 P 37300 24900 37500 24900 1
1309 {
1310 T 37285 24950 5 8 1 1 0 0
1311 pin6=6
1312 }
1313 T 36860 24900 9 8 1 0 0 0
1314 1Y2
1315 V 37250 24600 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1316 P 37300 24600 37500 24600 1
1317 {
1318 T 37285 24650 5 8 1 1 0 0
1319 pin7=7
1320 }
1321 T 36860 24600 9 8 1 0 0 0
1322 1Y3
1323 V 35750 24200 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1324 P 35500 24200 35700 24200 1
1325 {
1326 T 35600 24250 5 8 1 1 0 0
1327 pin15=15
1328 }
1329 T 35860 24200 9 8 1 0 0 0
1330 G2
1331 P 35500 23900 35800 23900 1
1332 {
1333 T 35600 23950 5 8 1 1 0 0
1334 pin14=14
1335 }
1336 T 35860 23900 9 8 1 0 0 0
1337 A2
1338 P 35500 23600 35800 23600 1
1339 {
1340 T 35600 23650 5 8 1 1 0 0
1341 pin13=13
1342 }
1343 T 35860 23600 9 8 1 0 0 0
1344 B2
1345 V 37250 24200 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1346 P 37300 24200 37500 24200 1
1347 {
1348 T 37285 24250 5 8 1 1 0 0
1349 pin12=12
1350 }
1351 T 36860 24200 9 8 1 0 0 0
1352 2Y0
1353 V 37250 23900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1354 P 37300 23900 37500 23900 1
1355 {
1356 T 37285 23950 5 8 1 1 0 0
1357 pin11=11
1358 }
1359 T 36860 23900 9 8 1 0 0 0
1360 2Y1
1361 V 37250 23600 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1362 P 37300 23600 37500 23600 1
1363 {
1364 T 37285 23650 5 8 1 1 0 0
1365 pin10=10
1366 }
1367 T 36860 23600 9 8 1 0 0 0
1368 2Y2
1369 V 37250 23300 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1370 P 37300 23300 37500 23300 1
1371 {
1372 T 37285 23350 5 8 1 1 0 0
1373 pin9=9
1374 }
1375 T 36860 23300 9 8 1 0 0 0
1376 2Y3
1377 T 35800 25840 9 10 1 0 0 0
1378 74139
1379 B 35800 23100 1400 2700 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1380 T 37300 25800 5 10 0 0 0 0
1381 device=74139
1382 ]
1383 C 45000 23000 1 0 0 EMBEDDED74151-1.sym
1384 [
1385 P 45000 24800 45300 24800 1
1386 {
1387 T 45100 24850 5 8 1 1 0 0
1388 pin1=1
1389 }
1390 T 45360 24800 9 8 1 0 0 0
1391 3
1392 T 45480 24722 9 8 1 0 0 0
1393 IN
1394 P 45000 25100 45300 25100 1
1395 {
1396 T 45100 25150 5 8 1 1 0 0
1397 pin2=2
1398 }
1399 T 45360 25100 9 8 1 0 0 0
1400 2
1401 T 45480 25022 9 8 1 0 0 0
1402 IN
1403 P 45000 25400 45300 25400 1
1404 {
1405 T 45100 25450 5 8 1 1 0 0
1406 pin3=3
1407 }
1408 T 45380 25400 9 8 1 0 0 0
1409 1
1410 T 45480 25322 9 8 1 0 0 0
1411 IN
1412 P 45000 25700 45300 25700 1
1413 {
1414 T 45100 25750 5 8 1 1 0 0
1415 pin4=4
1416 }
1417 T 45360 25700 9 8 1 0 0 0
1418 0
1419 T 45480 25622 9 8 1 0 0 0
1420 IN
1421 P 46700 25700 47000 25700 1
1422 {
1423 T 46785 25750 5 8 1 1 0 0
1424 pin5=5
1425 }
1426 T 46160 25700 9 8 1 0 0 0
1427 Y
1428 T 46300 25622 9 8 1 0 0 0
1429 OUT
1430 V 46750 24300 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1431 P 46800 24300 47000 24300 1
1432 {
1433 T 46785 24350 5 8 1 1 0 0
1434 pin6=6
1435 }
1436 T 46140 24300 9 8 1 0 0 0
1437 W
1438 T 46300 24222 9 8 1 0 0 0
1439 OUT
1440 V 45250 23200 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1441 P 45000 23200 45200 23200 1
1442 {
1443 T 45100 23250 5 8 1 1 0 0
1444 pin7=7
1445 }
1446 T 45360 23200 9 8 1 0 0 0
1447 STROBE
1448 P 45000 24500 45300 24500 1
1449 {
1450 T 45100 24550 5 8 1 1 0 0
1451 pin15=15
1452 }
1453 T 45360 24500 9 8 1 0 0 0
1454 4
1455 T 45480 24422 9 8 1 0 0 0
1456 IN
1457 P 45000 24200 45300 24200 1
1458 {
1459 T 45100 24250 5 8 1 1 0 0
1460 pin14=14
1461 }
1462 T 45360 24200 9 8 1 0 0 0
1463 5
1464 T 45480 24122 9 8 1 0 0 0
1465 IN
1466 P 45000 23900 45300 23900 1
1467 {
1468 T 45100 23950 5 8 1 1 0 0
1469 pin13=13
1470 }
1471 T 45360 23900 9 8 1 0 0 0
1472 6
1473 T 45480 23822 9 8 1 0 0 0
1474 IN
1475 P 45000 23600 45300 23600 1
1476 {
1477 T 45100 23650 5 8 1 1 0 0
1478 pin12=12
1479 }
1480 T 45360 23600 9 8 1 0 0 0
1481 7
1482 T 45480 23522 9 8 1 0 0 0
1483 IN
1484 P 45000 26800 45300 26800 1
1485 {
1486 T 45100 26850 5 8 1 1 0 0
1487 pin11=11
1488 }
1489 T 45360 26800 9 8 1 0 0 0
1490 A
1491 T 45480 26722 9 8 1 0 0 0
1492 SEL
1493 P 45000 26500 45300 26500 1
1494 {
1495 T 45100 26550 5 8 1 1 0 0
1496 pin10=10
1497 }
1498 T 45360 26500 9 8 1 0 0 0
1499 B
1500 T 45480 26422 9 8 1 0 0 0
1501 SEL
1502 P 45000 26200 45300 26200 1
1503 {
1504 T 45100 26250 5 8 1 1 0 0
1505 pin9=9
1506 }
1507 T 45360 26200 9 8 1 0 0 0
1508 C
1509 T 45480 26122 9 8 1 0 0 0
1510 SEL
1511 T 45300 27150 9 10 1 0 0 0
1512 74151
1513 B 45300 23000 1400 4100 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1514 T 46800 27100 5 10 0 0 0 0
1515 device=74151
1516 ]
1517 C 41900 13900 1 0 0 EMBEDDED74153-1.sym
1518 [
1519 V 42150 16900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1520 P 41900 16900 42100 16900 1
1521 {
1522 T 42000 16950 5 8 1 1 0 0
1523 pin1=1
1524 }
1525 T 42260 16900 9 8 1 0 0 0
1526 EN
1527 T 42520 16822 9 8 1 0 0 0
1528 1G
1529 P 41900 17300 42200 17300 1
1530 {
1531 T 42000 17350 5 8 1 1 0 0
1532 pin2=2
1533 }
1534 T 42260 17300 9 8 1 0 0 0
1535 B
1536 T 42380 17222 9 8 1 0 0 0
1537 SEL
1538 P 41900 15700 42200 15700 1
1539 {
1540 T 42000 15750 5 8 1 1 0 0
1541 pin3=3
1542 }
1543 T 42260 15700 9 8 1 0 0 0
1544 1C3
1545 T 42600 15622 9 8 1 0 0 0
1546 IN
1547 P 41900 16000 42200 16000 1
1548 {
1549 T 42000 16050 5 8 1 1 0 0
1550 pin4=4
1551 }
1552 T 42260 16000 9 8 1 0 0 0
1553 1C2
1554 T 42600 15922 9 8 1 0 0 0
1555 IN
1556 P 41900 16300 42200 16300 1
1557 {
1558 T 42000 16350 5 8 1 1 0 0
1559 pin5=5
1560 }
1561 T 42260 16300 9 8 1 0 0 0
1562 1C1
1563 T 42600 16222 9 8 1 0 0 0
1564 IN
1565 P 41900 16600 42200 16600 1
1566 {
1567 T 42000 16650 5 8 1 1 0 0
1568 pin6=6
1569 }
1570 T 42260 16600 9 8 1 0 0 0
1571 1C0
1572 T 42600 16522 9 8 1 0 0 0
1573 IN
1574 P 43600 16900 43900 16900 1
1575 {
1576 T 43685 16950 5 8 1 1 0 0
1577 pin7=7
1578 }
1579 T 43000 16900 9 8 1 0 0 0
1580 1Y
1581 T 43200 16822 9 8 1 0 0 0
1582 OUT
1583 V 42150 15300 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1584 P 41900 15300 42100 15300 1
1585 {
1586 T 41985 15350 5 8 1 1 0 0
1587 pin15=15
1588 }
1589 T 42260 15300 9 8 1 0 0 0
1590 EN
1591 T 42520 15222 9 8 1 0 0 0
1592 2G
1593 P 41900 17600 42200 17600 1
1594 {
1595 T 42000 17650 5 8 1 1 0 0
1596 pin14=14
1597 }
1598 T 42260 17600 9 8 1 0 0 0
1599 A
1600 T 42380 17522 9 8 1 0 0 0
1601 SEL
1602 P 41900 14100 42200 14100 1
1603 {
1604 T 42000 14150 5 8 1 1 0 0
1605 pin13=13
1606 }
1607 T 42260 14100 9 8 1 0 0 0
1608 2C3
1609 T 42600 14022 9 8 1 0 0 0
1610 IN
1611 P 41900 14400 42200 14400 1
1612 {
1613 T 42000 14450 5 8 1 1 0 0
1614 pin12=12
1615 }
1616 T 42260 14400 9 8 1 0 0 0
1617 2C2
1618 T 42600 14322 9 8 1 0 0 0
1619 IN
1620 P 41900 14700 42200 14700 1
1621 {
1622 T 42000 14750 5 8 1 1 0 0
1623 pin11=11
1624 }
1625 T 42260 14700 9 8 1 0 0 0
1626 2C1
1627 T 42600 14622 9 8 1 0 0 0
1628 IN
1629 P 41900 15000 42200 15000 1
1630 {
1631 T 42000 15050 5 8 1 1 0 0
1632 pin10=10
1633 }
1634 T 42260 15000 9 8 1 0 0 0
1635 2C0
1636 T 42600 14922 9 8 1 0 0 0
1637 IN
1638 P 43600 15300 43900 15300 1
1639 {
1640 T 43685 15350 5 8 1 1 0 0
1641 pin9=9
1642 }
1643 T 43000 15300 9 8 1 0 0 0
1644 2Y
1645 T 43200 15222 9 8 1 0 0 0
1646 OUT
1647 T 42200 17950 9 10 1 0 0 0
1648 74153
1649 B 42200 13900 1400 4000 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1650 T 43700 17900 5 10 0 0 0 0
1651 device=74153
1652 ]
1653 C 42700 18400 1 0 0 EMBEDDED74154-1.sym
1654 [
1655 P 44400 23100 44700 23100 1
1656 {
1657 T 44485 23150 5 8 1 1 0 0
1658 pin1=1
1659 }
1660 T 44090 23100 9 8 1 0 0 0
1661 Y0
1662 P 44400 22800 44700 22800 1
1663 {
1664 T 44485 22850 5 8 1 1 0 0
1665 pin2=2
1666 }
1667 T 44090 22800 9 8 1 0 0 0
1668 Y1
1669 P 44400 22500 44700 22500 1
1670 {
1671 T 44485 22550 5 8 1 1 0 0
1672 pin3=3
1673 }
1674 T 44090 22500 9 8 1 0 0 0
1675 Y2
1676 P 44400 22200 44700 22200 1
1677 {
1678 T 44485 22250 5 8 1 1 0 0
1679 pin4=4
1680 }
1681 T 44090 22200 9 8 1 0 0 0
1682 Y3
1683 P 44400 21900 44700 21900 1
1684 {
1685 T 44485 21950 5 8 1 1 0 0
1686 pin5=5
1687 }
1688 T 44090 21900 9 8 1 0 0 0
1689 Y4
1690 P 44400 21600 44700 21600 1
1691 {
1692 T 44485 21650 5 8 1 1 0 0
1693 pin6=6
1694 }
1695 T 44090 21600 9 8 1 0 0 0
1696 Y5
1697 P 44400 21300 44700 21300 1
1698 {
1699 T 44485 21350 5 8 1 1 0 0
1700 pin7=7
1701 }
1702 T 44090 21300 9 8 1 0 0 0
1703 Y6
1704 P 44400 21000 44700 21000 1
1705 {
1706 T 44485 21050 5 8 1 1 0 0
1707 pin8=8
1708 }
1709 T 44090 21000 9 8 1 0 0 0
1710 Y7
1711 P 44400 20700 44700 20700 1
1712 {
1713 T 44485 20750 5 8 1 1 0 0
1714 pin9=9
1715 }
1716 T 44090 20700 9 8 1 0 0 0
1717 Y8
1718 P 44400 20400 44700 20400 1
1719 {
1720 T 44485 20450 5 8 1 1 0 0
1721 pin10=10
1722 }
1723 T 44090 20400 9 8 1 0 0 0
1724 Y9
1725 P 44400 20100 44700 20100 1
1726 {
1727 T 44485 20150 5 8 1 1 0 0
1728 pin11=11
1729 }
1730 T 44090 20100 9 8 1 0 0 0
1731 Y10
1732 P 42700 23100 43000 23100 1
1733 {
1734 T 42785 23150 5 8 1 1 0 0
1735 pin23=23
1736 }
1737 T 43060 23100 9 8 1 0 0 0
1738 A
1739 T 43180 23022 9 8 1 0 0 0
1740 SEL
1741 P 42700 22800 43000 22800 1
1742 {
1743 T 42785 22850 5 8 1 1 0 0
1744 pin22=22
1745 }
1746 T 43060 22800 9 8 1 0 0 0
1747 B
1748 T 43180 22722 9 8 1 0 0 0
1749 SEL
1750 P 42700 22500 43000 22500 1
1751 {
1752 T 42785 22550 5 8 1 1 0 0
1753 pin21=21
1754 }
1755 T 43060 22500 9 8 1 0 0 0
1756 C
1757 T 43180 22422 9 8 1 0 0 0
1758 SEL
1759 P 42700 22200 43000 22200 1
1760 {
1761 T 42785 22250 5 8 1 1 0 0
1762 pin20=20
1763 }
1764 T 43060 22200 9 8 1 0 0 0
1765 D
1766 T 43180 22122 9 8 1 0 0 0
1767 SEL
1768 P 42700 18900 43000 18900 1
1769 {
1770 T 42785 18950 5 8 1 1 0 0
1771 pin19=19
1772 }
1773 T 43090 18900 9 8 1 0 0 0
1774 G2
1775 P 42700 18600 43000 18600 1
1776 {
1777 T 42785 18650 5 8 1 1 0 0
1778 pin18=18
1779 }
1780 T 43090 18600 9 8 1 0 0 0
1781 G1
1782 P 44400 18600 44700 18600 1
1783 {
1784 T 44485 18650 5 8 1 1 0 0
1785 pin17=17
1786 }
1787 T 44090 18600 9 8 1 0 0 0
1788 Y15
1789 P 44400 18900 44700 18900 1
1790 {
1791 T 44485 18950 5 8 1 1 0 0
1792 pin16=16
1793 }
1794 T 44090 18900 9 8 1 0 0 0
1795 Y14
1796 P 44400 19200 44700 19200 1
1797 {
1798 T 44485 19250 5 8 1 1 0 0
1799 pin15=15
1800 }
1801 T 44090 19200 9 8 1 0 0 0
1802 Y13
1803 P 44400 19500 44700 19500 1
1804 {
1805 T 44485 19550 5 8 1 1 0 0
1806 pin14=14
1807 }
1808 T 44090 19500 9 8 1 0 0 0
1809 Y12
1810 P 44400 19800 44700 19800 1
1811 {
1812 T 44485 19850 5 8 1 1 0 0
1813 pin13=13
1814 }
1815 T 44090 19800 9 8 1 0 0 0
1816 Y11
1817 T 43000 23450 9 10 1 0 0 0
1818 74154
1819 B 43000 18400 1400 5000 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1820 T 44600 23400 5 10 0 0 0 0
1821 device=74154
1822 ]
1823 C 48900 15600 1 0 0 EMBEDDED74161-1.sym
1824 [
1825 V 49150 16100 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1826 P 48900 16100 49100 16100 1
1827 {
1828 T 49000 16150 5 8 1 1 0 0
1829 pin1=1
1830 }
1831 T 49260 16100 9 8 1 0 0 0
1832 CLR
1833 P 48900 15800 49200 15800 1
1834 {
1835 T 49000 15850 5 8 1 1 0 0
1836 pin2=2
1837 }
1838 T 49260 15800 9 8 1 0 0 0
1839 CLK
1840 P 48900 18300 49200 18300 1
1841 {
1842 T 49000 18350 5 8 1 1 0 0
1843 pin3=3
1844 }
1845 T 49260 18300 9 8 1 0 0 0
1846 A
1847 P 48900 18000 49200 18000 1
1848 {
1849 T 49000 18050 5 8 1 1 0 0
1850 pin4=4
1851 }
1852 T 49260 18000 9 8 1 0 0 0
1853 B
1854 P 48900 17700 49200 17700 1
1855 {
1856 T 49000 17750 5 8 1 1 0 0
1857 pin5=5
1858 }
1859 T 49260 17700 9 8 1 0 0 0
1860 C
1861 P 48900 17400 49200 17400 1
1862 {
1863 T 49000 17450 5 8 1 1 0 0
1864 pin6=6
1865 }
1866 T 49260 17400 9 8 1 0 0 0
1867 D
1868 P 48900 16700 49200 16700 1
1869 {
1870 T 49000 16750 5 8 1 1 0 0
1871 pin7=7
1872 }
1873 T 49260 16700 9 8 1 0 0 0
1874 EN
1875 T 49490 16622 9 8 1 0 0 0
1876 P
1877 P 50600 15800 50900 15800 1
1878 {
1879 T 50685 15850 5 8 1 1 0 0
1880 pin15=15
1881 }
1882 T 49970 15800 9 8 1 0 0 0
1883 CARRY
1884 P 50600 18300 50900 18300 1
1885 {
1886 T 50685 18350 5 8 1 1 0 0
1887 pin14=14
1888 }
1889 T 50340 18300 9 8 1 0 0 0
1890 Q
1891 T 50460 18222 9 8 1 0 0 0
1892 A
1893 P 50600 18000 50900 18000 1
1894 {
1895 T 50685 18050 5 8 1 1 0 0
1896 pin13=13
1897 }
1898 T 50340 18000 9 8 1 0 0 0
1899 Q
1900 T 50460 17922 9 8 1 0 0 0
1901 B
1902 P 50600 17700 50900 17700 1
1903 {
1904 T 50685 17750 5 8 1 1 0 0
1905 pin12=12
1906 }
1907 T 50340 17700 9 8 1 0 0 0
1908 Q
1909 T 50460 17622 9 8 1 0 0 0
1910 C
1911 P 50600 17400 50900 17400 1
1912 {
1913 T 50685 17450 5 8 1 1 0 0
1914 pin11=11
1915 }
1916 T 50340 17400 9 8 1 0 0 0
1917 Q
1918 T 50460 17322 9 8 1 0 0 0
1919 D
1920 P 48900 17000 49200 17000 1
1921 {
1922 T 49000 17050 5 8 1 1 0 0
1923 pin10=10
1924 }
1925 T 49260 17000 9 8 1 0 0 0
1926 EN
1927 T 49490 16922 9 8 1 0 0 0
1928 T
1929 P 48900 16400 49200 16400 1
1930 {
1931 T 49000 16450 5 8 1 1 0 0
1932 pin9=9
1933 }
1934 T 49260 16400 9 8 1 0 0 0
1935 LOAD
1936 T 49200 18650 9 10 1 0 0 0
1937 74161
1938 B 49200 15600 1400 3000 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
1939 T 50700 18600 5 10 0 0 0 0
1940 device=74161
1941 ]
1942 C 40200 23500 1 0 0 EMBEDDED74164-1.sym
1943 [
1944 P 40200 25800 40500 25800 1
1945 {
1946 T 40300 25850 5 8 1 1 0 0
1947 pin1=1
1948 }
1949 T 40560 25800 9 8 1 0 0 0
1950 A
1951 P 40200 25500 40500 25500 1
1952 {
1953 T 40300 25550 5 8 1 1 0 0
1954 pin2=2
1955 }
1956 T 40560 25500 9 8 1 0 0 0
1957 B
1958 P 41900 25800 42200 25800 1
1959 {
1960 T 41985 25850 5 8 1 1 0 0
1961 pin3=3
1962 }
1963 T 41640 25800 9 8 1 0 0 0
1964 Q
1965 T 41760 25722 9 8 1 0 0 0
1966 A
1967 P 41900 25500 42200 25500 1
1968 {
1969 T 41985 25550 5 8 1 1 0 0
1970 pin4=4
1971 }
1972 T 41640 25500 9 8 1 0 0 0
1973 Q
1974 T 41760 25422 9 8 1 0 0 0
1975 B
1976 P 41900 25200 42200 25200 1
1977 {
1978 T 41985 25250 5 8 1 1 0 0
1979 pin5=5
1980 }
1981 T 41640 25200 9 8 1 0 0 0
1982 Q
1983 T 41760 25122 9 8 1 0 0 0
1984 C
1985 P 41900 24900 42200 24900 1
1986 {
1987 T 41985 24950 5 8 1 1 0 0
1988 pin6=6
1989 }
1990 T 41640 24900 9 8 1 0 0 0
1991 Q
1992 T 41760 24822 9 8 1 0 0 0
1993 D
1994 P 41900 23700 42200 23700 1
1995 {
1996 T 41985 23750 5 8 1 1 0 0
1997 pin13=13
1998 }
1999 T 41640 23700 9 8 1 0 0 0
2000 Q
2001 T 41760 23622 9 8 1 0 0 0
2002 H
2003 P 41900 24000 42200 24000 1
2004 {
2005 T 41985 24050 5 8 1 1 0 0
2006 pin12=12
2007 }
2008 T 41640 24000 9 8 1 0 0 0
2009 Q
2010 T 41760 23922 9 8 1 0 0 0
2011 G
2012 P 41900 24300 42200 24300 1
2013 {
2014 T 41985 24350 5 8 1 1 0 0
2015 pin11=11
2016 }
2017 T 41640 24300 9 8 1 0 0 0
2018 Q
2019 T 41760 24222 9 8 1 0 0 0
2020 F
2021 P 41900 24600 42200 24600 1
2022 {
2023 T 41985 24650 5 8 1 1 0 0
2024 pin10=10
2025 }
2026 T 41640 24600 9 8 1 0 0 0
2027 Q
2028 T 41760 24522 9 8 1 0 0 0
2029 E
2030 V 40450 24000 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2031 P 40200 24000 40400 24000 1
2032 {
2033 T 40300 24050 5 8 1 1 0 0
2034 pin9=9
2035 }
2036 T 40560 24000 9 8 1 0 0 0
2037 CLR
2038 P 40200 23700 40500 23700 1
2039 {
2040 T 40300 23750 5 8 1 1 0 0
2041 pin8=8
2042 }
2043 T 40560 23700 9 8 1 0 0 0
2044 CLK
2045 T 40500 26140 9 10 1 0 0 0
2046 74164
2047 B 40500 23500 1400 2600 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2048 T 42000 26100 5 10 0 0 0 0
2049 device=74164
2050 ]
2051 C 40200 19500 1 0 0 EMBEDDED74245-1.sym
2052 [
2053 P 40200 19600 40500 19600 1
2054 {
2055 T 40300 19650 5 8 1 1 0 0
2056 pin1=1
2057 }
2058 T 40560 19600 9 8 1 0 0 0
2059 DIR
2060 P 40200 22300 40500 22300 1
2061 {
2062 T 40300 22350 5 8 1 1 0 0
2063 pin2=2
2064 }
2065 T 40560 22300 9 8 1 0 0 0
2066 A1
2067 P 40200 22000 40500 22000 1
2068 {
2069 T 40300 22050 5 8 1 1 0 0
2070 pin3=3
2071 }
2072 T 40560 22000 9 8 1 0 0 0
2073 A2
2074 P 40200 21700 40500 21700 1
2075 {
2076 T 40300 21750 5 8 1 1 0 0
2077 pin4=4
2078 }
2079 T 40560 21700 9 8 1 0 0 0
2080 A3
2081 P 40200 21400 40500 21400 1
2082 {
2083 T 40300 21450 5 8 1 1 0 0
2084 pin5=5
2085 }
2086 T 40560 21400 9 8 1 0 0 0
2087 A4
2088 P 40200 21100 40500 21100 1
2089 {
2090 T 40300 21150 5 8 1 1 0 0
2091 pin6=6
2092 }
2093 T 40560 21100 9 8 1 0 0 0
2094 A5
2095 P 40200 20800 40500 20800 1
2096 {
2097 T 40300 20850 5 8 1 1 0 0
2098 pin7=7
2099 }
2100 T 40560 20800 9 8 1 0 0 0
2101 A6
2102 P 40200 20500 40500 20500 1
2103 {
2104 T 40300 20550 5 8 1 1 0 0
2105 pin8=8
2106 }
2107 T 40560 20500 9 8 1 0 0 0
2108 A7
2109 P 40200 20200 40500 20200 1
2110 {
2111 T 40300 20250 5 8 1 1 0 0
2112 pin9=9
2113 }
2114 T 40560 20200 9 8 1 0 0 0
2115 A8
2116 V 40450 19900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2117 P 40200 19900 40400 19900 1
2118 {
2119 T 40300 19950 5 8 1 1 0 0
2120 pin19=19
2121 }
2122 T 40560 19900 9 8 1 0 0 0
2123 ENABLE
2124 P 41900 22300 42200 22300 1
2125 {
2126 T 41985 22350 5 8 1 1 0 0
2127 pin18=18
2128 }
2129 T 41660 22300 9 8 1 0 0 0
2130 B1
2131 P 41900 22000 42200 22000 1
2132 {
2133 T 41985 22050 5 8 1 1 0 0
2134 pin17=17
2135 }
2136 T 41660 22000 9 8 1 0 0 0
2137 B2
2138 P 41900 21700 42200 21700 1
2139 {
2140 T 41985 21750 5 8 1 1 0 0
2141 pin16=16
2142 }
2143 T 41660 21700 9 8 1 0 0 0
2144 B3
2145 P 41900 21400 42200 21400 1
2146 {
2147 T 41985 21450 5 8 1 1 0 0
2148 pin15=15
2149 }
2150 T 41660 21400 9 8 1 0 0 0
2151 B4
2152 P 41900 21100 42200 21100 1
2153 {
2154 T 41985 21150 5 8 1 1 0 0
2155 pin14=14
2156 }
2157 T 41660 21100 9 8 1 0 0 0
2158 B5
2159 P 41900 20800 42200 20800 1
2160 {
2161 T 41985 20850 5 8 1 1 0 0
2162 pin13=13
2163 }
2164 T 41660 20800 9 8 1 0 0 0
2165 B6
2166 P 41900 20500 42200 20500 1
2167 {
2168 T 41985 20550 5 8 1 1 0 0
2169 pin12=12
2170 }
2171 T 41660 20500 9 8 1 0 0 0
2172 B7
2173 P 41900 20200 42200 20200 1
2174 {
2175 T 41985 20250 5 8 1 1 0 0
2176 pin11=11
2177 }
2178 T 41660 20200 9 8 1 0 0 0
2179 B8
2180 T 40500 22640 9 10 1 0 0 0
2181 74245
2182 B 40500 19400 1400 3200 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2183 T 42100 22600 5 10 0 0 0 0
2184 device=74245
2185 ]
2186 C 37800 23000 1 0 0 EMBEDDED74574-1.sym
2187 [
2188 P 37800 23500 38000 23500 1
2189 {
2190 T 37900 23550 5 8 1 1 0 0
2191 pin1=1
2192 }
2193 T 38160 23500 9 8 1 0 0 0
2194 OUT
2195 P 37800 25900 38100 25900 1
2196 {
2197 T 37900 25950 5 8 1 1 0 0
2198 pin2=2
2199 }
2200 T 38160 25900 9 8 1 0 0 0
2201 1D
2202 P 37800 25600 38100 25600 1
2203 {
2204 T 37900 25650 5 8 1 1 0 0
2205 pin3=3
2206 }
2207 T 38160 25600 9 8 1 0 0 0
2208 2D
2209 P 37800 25300 38100 25300 1
2210 {
2211 T 37900 25350 5 8 1 1 0 0
2212 pin4=4
2213 }
2214 T 38160 25300 9 8 1 0 0 0
2215 3D
2216 P 37800 25000 38100 25000 1
2217 {
2218 T 37900 25050 5 8 1 1 0 0
2219 pin5=5
2220 }
2221 T 38160 25000 9 8 1 0 0 0
2222 4D
2223 P 37800 24700 38100 24700 1
2224 {
2225 T 37900 24750 5 8 1 1 0 0
2226 pin6=6
2227 }
2228 T 38160 24700 9 8 1 0 0 0
2229 5D
2230 P 37800 24400 38100 24400 1
2231 {
2232 T 37900 24450 5 8 1 1 0 0
2233 pin7=7
2234 }
2235 T 38160 24400 9 8 1 0 0 0
2236 6D
2237 P 37800 24100 38100 24100 1
2238 {
2239 T 37900 24150 5 8 1 1 0 0
2240 pin8=8
2241 }
2242 T 38160 24100 9 8 1 0 0 0
2243 7D
2244 P 37800 23800 38100 23800 1
2245 {
2246 T 37900 23850 5 8 1 1 0 0
2247 pin9=9
2248 }
2249 T 38160 23800 9 8 1 0 0 0
2250 8D
2251 P 39500 25900 39800 25900 1
2252 {
2253 T 39585 25950 5 8 1 1 0 0
2254 pin19=19
2255 }
2256 T 39260 25900 9 8 1 0 0 0
2257 1Q
2258 P 39500 25600 39800 25600 1
2259 {
2260 T 39585 25650 5 8 1 1 0 0
2261 pin18=18
2262 }
2263 T 39260 25600 9 8 1 0 0 0
2264 2Q
2265 P 39500 25300 39800 25300 1
2266 {
2267 T 39585 25350 5 8 1 1 0 0
2268 pin17=17
2269 }
2270 T 39260 25300 9 8 1 0 0 0
2271 3Q
2272 P 39500 25000 39800 25000 1
2273 {
2274 T 39585 25000 5 8 1 1 0 0
2275 pin16=16
2276 }
2277 T 39260 25000 9 8 1 0 0 0
2278 4Q
2279 P 39500 24700 39800 24700 1
2280 {
2281 T 39585 24750 5 8 1 1 0 0
2282 pin15=15
2283 }
2284 T 39260 24700 9 8 1 0 0 0
2285 5Q
2286 P 39500 24400 39800 24400 1
2287 {
2288 T 39585 24450 5 8 1 1 0 0
2289 pin14=14
2290 }
2291 T 39260 24400 9 8 1 0 0 0
2292 6Q
2293 P 39500 24100 39800 24100 1
2294 {
2295 T 39585 24150 5 8 1 1 0 0
2296 pin13=13
2297 }
2298 T 39260 24100 9 8 1 0 0 0
2299 7Q
2300 P 39500 23800 39800 23800 1
2301 {
2302 T 39585 23850 5 8 1 1 0 0
2303 pin12=12
2304 }
2305 T 39260 23800 9 8 1 0 0 0
2306 8Q
2307 P 37800 23200 38100 23200 1
2308 {
2309 T 37900 23250 5 8 1 1 0 0
2310 pin11=11
2311 }
2312 T 38160 23200 9 8 1 0 0 0
2313 CLOCK
2314 T 38100 26240 9 10 1 0 0 0
2315 74574
2316 B 38100 23000 1400 3200 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2317 T 39600 26200 5 10 0 0 0 0
2318 device=74574
2319 V 38050 23500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2320 ]
2321 C 37800 19600 1 0 0 EMBEDDED74123-1.sym
2322 [
2323 P 37800 21900 38100 21900 1
2324 {
2325 T 37900 21950 5 8 1 1 0 0
2326 pin1=1
2327 }
2328 T 38160 21900 9 8 1 0 0 0
2329 A1
2330 P 37800 21600 38100 21600 1
2331 {
2332 T 37900 21650 5 8 1 1 0 0
2333 pin2=2
2334 }
2335 T 38160 21600 9 8 1 0 0 0
2336 B1
2337 V 38050 21300 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2338 P 37800 21300 38000 21300 1
2339 {
2340 T 37900 21350 5 8 1 1 0 0
2341 pin3=3
2342 }
2343 T 38160 21300 9 8 1 0 0 0
2344 CLR1
2345 V 38050 21000 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2346 P 37800 21000 38000 21000 1
2347 {
2348 T 37900 21050 5 8 1 1 0 0
2349 pin4=4
2350 }
2351 T 38160 21000 9 8 1 0 0 0
2352 Q1
2353 P 37800 20600 38100 20600 1
2354 {
2355 T 37900 20650 5 8 1 1 0 0
2356 pin5=5
2357 }
2358 T 38160 20600 9 8 1 0 0 0
2359 Q2
2360 P 37800 20300 38100 20300 1
2361 {
2362 T 37900 20350 5 8 1 1 0 0
2363 pin6=6
2364 }
2365 T 38160 20300 9 8 1 0 0 0
2366 C
2367 T 38290 20222 9 8 1 0 0 0
2368 EXT2
2369 P 37800 20000 38100 20000 1
2370 {
2371 T 37900 20050 5 8 1 1 0 0
2372 pin7=7
2373 }
2374 T 38160 20000 9 8 1 0 0 0
2375 R
2376 T 38290 19922 9 8 1 0 0 0
2377 EXT2
2378 P 39500 21900 39800 21900 1
2379 {
2380 T 39585 21950 5 8 1 1 0 0
2381 pin15=15
2382 }
2383 T 38930 21900 9 8 1 0 0 0
2384 R
2385 T 39070 21822 9 8 1 0 0 0
2386 EXT1
2387 P 39500 21600 39800 21600 1
2388 {
2389 T 39585 21650 5 8 1 1 0 0
2390 pin14=14
2391 }
2392 T 38930 21600 9 8 1 0 0 0
2393 C
2394 T 39070 21522 9 8 1 0 0 0
2395 EXT1
2396 P 39500 21300 39800 21300 1
2397 {
2398 T 39585 21350 5 8 1 1 0 0
2399 pin13=13
2400 }
2401 T 39200 21300 9 8 1 0 0 0
2402 Q1
2403 V 39550 20900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2404 P 39600 20900 39800 20900 1
2405 {
2406 T 39585 20950 5 8 1 1 0 0
2407 pin12=12
2408 }
2409 T 39200 20900 9 8 1 0 0 0
2410 Q2
2411 V 39550 20600 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2412 P 39600 20600 39800 20600 1
2413 {
2414 T 39585 20650 5 8 1 1 0 0
2415 pin11=11
2416 }
2417 T 39000 20600 9 8 1 0 0 0
2418 CLR2
2419 P 39500 20300 39800 20300 1
2420 {
2421 T 39585 20350 5 8 1 1 0 0
2422 pin10=10
2423 }
2424 T 39200 20300 9 8 1 0 0 0
2425 B2
2426 P 39500 20000 39800 20000 1
2427 {
2428 T 39585 20050 5 8 1 1 0 0
2429 pin9=9
2430 }
2431 T 39200 20000 9 8 1 0 0 0
2432 A2
2433 T 38100 22340 9 10 1 0 0 0
2434 74123
2435 B 38100 19600 1400 2700 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2436 T 38400 19700 9 4 1 0 0 0
2437 Symbol Unfinished
2438 ]
2439 C 18300 16500 1 0 0 EMBEDDEDzener-1.sym
2440 [
2441 L 18600 16900 18600 16500 3 0 0 0 -1 -1
2442 L 18900 16700 18600 16500 3 0 0 0 -1 -1
2443 L 18900 16700 18600 16900 3 0 0 0 -1 -1
2444 T 18700 17100 5 10 0 0 0 0
2445 device=ZENER DIODE
2446 L 18900 16900 18900 16500 3 0 0 0 -1 -1
2447 P 19200 16700 19000 16700 1
2448 {
2449 T 19000 16750 5 8 0 1 0 0
2450 pin2=2
2451 }
2452 P 18500 16700 18300 16700 1
2453 {
2454 T 18400 16750 5 8 0 1 0 0
2455 pin1=1
2456 }
2457 L 19000 16700 18900 16700 3 0 0 0 -1 -1
2458 L 18600 16700 18500 16700 3 0 0 0 -1 -1
2459 L 18900 16900 18800 16900 3 0 0 0 -1 -1
2460 L 18900 16500 19000 16500 3 0 0 0 -1 -1
2461 ]
2462 C 18400 15800 1 0 0 EMBEDDEDdiode-1.sym
2463 [
2464 L 18700 16200 18700 15800 3 0 0 0 -1 -1
2465 L 18700 16200 19000 16000 3 0 0 0 -1 -1
2466 T 18800 16400 5 10 0 0 0 0
2467 device=DIODE
2468 L 19000 16000 18700 15800 3 0 0 0 -1 -1
2469 L 19000 16200 19000 15800 3 0 0 0 -1 -1
2470 P 18400 16000 18600 16000 1
2471 {
2472 T 18500 16050 5 8 0 1 0 0
2473 pin1=1
2474 }
2475 P 19300 16000 19100 16000 1
2476 {
2477 T 19100 16050 5 8 0 1 0 0
2478 pin2=2
2479 }
2480 L 19100 16000 19000 16000 3 0 0 0 -1 -1
2481 L 18700 16000 18600 16000 3 0 0 0 -1 -1
2482 ]
2483 C 35300 12400 1 0 0 EMBEDDED27512-1.sym
2484 [
2485 P 35300 13300 35600 13300 1
2486 {
2487 T 35400 13350 5 8 1 1 0 0
2488 pin1=1
2489 }
2490 T 35660 13300 9 8 1 0 0 0
2491 A15
2492 P 35300 14200 35600 14200 1
2493 {
2494 T 35400 14250 5 8 1 1 0 0
2495 pin2=2
2496 }
2497 T 35660 14200 9 8 1 0 0 0
2498 A12
2499 P 35300 15700 35600 15700 1
2500 {
2501 T 35400 15750 5 8 1 1 0 0
2502 pin3=3
2503 }
2504 T 35660 15700 9 8 1 0 0 0
2505 A7
2506 P 35300 16000 35600 16000 1
2507 {
2508 T 35400 16050 5 8 1 1 0 0
2509 pin4=4
2510 }
2511 T 35660 16000 9 8 1 0 0 0
2512 A6
2513 P 35300 16300 35600 16300 1
2514 {
2515 T 35400 16350 5 8 1 1 0 0
2516 pin5=5
2517 }
2518 T 35660 16300 9 8 1 0 0 0
2519 A5
2520 P 35300 16600 35600 16600 1
2521 {
2522 T 35400 16650 5 8 1 1 0 0
2523 pin6=6
2524 }
2525 T 35660 16600 9 8 1 0 0 0
2526 A4
2527 P 35300 16900 35600 16900 1
2528 {
2529 T 35400 16950 5 8 1 1 0 0
2530 pin7=7
2531 }
2532 T 35660 16900 9 8 1 0 0 0
2533 A3
2534 P 35300 17200 35600 17200 1
2535 {
2536 T 35400 17250 5 8 1 1 0 0
2537 pin8=8
2538 }
2539 T 35660 17200 9 8 1 0 0 0
2540 A2
2541 P 35300 17500 35600 17500 1
2542 {
2543 T 35400 17550 5 8 1 1 0 0
2544 pin9=9
2545 }
2546 T 35660 17500 9 8 1 0 0 0
2547 A1
2548 P 35300 17800 35600 17800 1
2549 {
2550 T 35400 17850 5 8 1 1 0 0
2551 pin10=10
2552 }
2553 T 35660 17800 9 8 1 0 0 0
2554 A0
2555 P 37600 17800 37900 17800 1
2556 {
2557 T 37685 17850 5 8 1 1 0 0
2558 pin11=11
2559 }
2560 T 37360 17800 9 8 1 0 0 0
2561 D0
2562 P 37600 17500 37900 17500 1
2563 {
2564 T 37685 17550 5 8 1 1 0 0
2565 pin12=12
2566 }
2567 T 37360 17500 9 8 1 0 0 0
2568 D1
2569 P 37600 17200 37900 17200 1
2570 {
2571 T 37685 17250 5 8 1 1 0 0
2572 pin13=13
2573 }
2574 T 37360 17200 9 8 1 0 0 0
2575 D2
2576 P 35300 13600 35600 13600 1
2577 {
2578 T 35400 13650 5 8 1 1 0 0
2579 pin27=27
2580 }
2581 T 35660 13600 9 8 1 0 0 0
2582 A14
2583 P 35300 13900 35600 13900 1
2584 {
2585 T 35400 13950 5 8 1 1 0 0
2586 pin26=26
2587 }
2588 T 35660 13900 9 8 1 0 0 0
2589 A13
2590 P 35300 15400 35600 15400 1
2591 {
2592 T 35400 15450 5 8 1 1 0 0
2593 pin25=25
2594 }
2595 T 35660 15400 9 8 1 0 0 0
2596 A8
2597 P 35300 15100 35600 15100 1
2598 {
2599 T 35400 15150 5 8 1 1 0 0
2600 pin24=24
2601 }
2602 T 35660 15100 9 8 1 0 0 0
2603 A9
2604 P 35300 14500 35600 14500 1
2605 {
2606 T 35400 14550 5 8 1 1 0 0
2607 pin23=23
2608 }
2609 T 35660 14500 9 8 1 0 0 0
2610 A11
2611 V 35550 12900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2612 P 35300 12900 35500 12900 1
2613 {
2614 T 35315 12950 5 8 1 1 0 0
2615 pin22=22
2616 }
2617 T 35660 12900 9 8 1 0 0 0
2618 OE/VPP
2619 L 35660 13034 35860 13034 3 0 0 0 -1 -1
2620 P 35300 14800 35600 14800 1
2621 {
2622 T 35400 14850 5 8 1 1 0 0
2623 pin21=21
2624 }
2625 T 35660 14800 9 8 1 0 0 0
2626 A10
2627 V 35550 12600 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2628 P 35300 12600 35500 12600 1
2629 {
2630 T 35314 12650 5 8 1 1 0 0
2631 pin20=20
2632 }
2633 T 35660 12600 9 8 1 0 0 0
2634 CE
2635 L 35660 12734 35860 12734 3 0 0 0 -1 -1
2636 P 37600 15700 37900 15700 1
2637 {
2638 T 37685 15750 5 8 1 1 0 0
2639 pin19=19
2640 }
2641 T 37360 15700 9 8 1 0 0 0
2642 D7
2643 P 37600 16000 37900 16000 1
2644 {
2645 T 37685 16050 5 8 1 1 0 0
2646 pin18=18
2647 }
2648 T 37360 16000 9 8 1 0 0 0
2649 D6
2650 P 37600 16300 37900 16300 1
2651 {
2652 T 37685 16350 5 8 1 1 0 0
2653 pin17=17
2654 }
2655 T 37360 16300 9 8 1 0 0 0
2656 D5
2657 P 37600 16600 37900 16600 1
2658 {
2659 T 37685 16650 5 8 1 1 0 0
2660 pin16=16
2661 }
2662 T 37360 16600 9 8 1 0 0 0
2663 D4
2664 P 37600 16900 37900 16900 1
2665 {
2666 T 37685 16950 5 8 1 1 0 0
2667 pin15=15
2668 }
2669 T 37360 16900 9 8 1 0 0 0
2670 D3
2671 T 35600 18150 9 10 1 0 0 0
2672 27512
2673 B 35600 12400 2000 5700 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2674 T 37700 18100 5 10 0 0 0 0
2675 device=27512
2676 ]
2677 C 38300 12400 1 0 0 EMBEDDED62256-1.sym
2678 [
2679 P 38300 13600 38600 13600 1
2680 {
2681 T 38400 13650 5 8 1 1 0 0
2682 pin1=1
2683 }
2684 T 38660 13600 9 8 1 0 0 0
2685 A14
2686 P 38300 14200 38600 14200 1
2687 {
2688 T 38400 14250 5 8 1 1 0 0
2689 pin2=2
2690 }
2691 T 38660 14200 9 8 1 0 0 0
2692 A12
2693 P 38300 15700 38600 15700 1
2694 {
2695 T 38400 15750 5 8 1 1 0 0
2696 pin3=3
2697 }
2698 T 38660 15700 9 8 1 0 0 0
2699 A7
2700 P 38300 16000 38600 16000 1
2701 {
2702 T 38400 16050 5 8 1 1 0 0
2703 pin4=4
2704 }
2705 T 38660 16000 9 8 1 0 0 0
2706 A6
2707 P 38300 16300 38600 16300 1
2708 {
2709 T 38400 16350 5 8 1 1 0 0
2710 pin5=5
2711 }
2712 T 38660 16300 9 8 1 0 0 0
2713 A5
2714 P 38300 16600 38600 16600 1
2715 {
2716 T 38400 16650 5 8 1 1 0 0
2717 pin6=6
2718 }
2719 T 38660 16600 9 8 1 0 0 0
2720 A4
2721 P 38300 16900 38600 16900 1
2722 {
2723 T 38400 16950 5 8 1 1 0 0
2724 pin7=7
2725 }
2726 T 38660 16900 9 8 1 0 0 0
2727 A3
2728 P 38300 17200 38600 17200 1
2729 {
2730 T 38400 17250 5 8 1 1 0 0
2731 pin8=8
2732 }
2733 T 38660 17200 9 8 1 0 0 0
2734 A2
2735 P 38300 17500 38600 17500 1
2736 {
2737 T 38400 17550 5 8 1 1 0 0
2738 pin9=9
2739 }
2740 T 38660 17500 9 8 1 0 0 0
2741 A1
2742 P 38300 17800 38600 17800 1
2743 {
2744 T 38400 17850 5 8 1 1 0 0
2745 pin10=10
2746 }
2747 T 38660 17800 9 8 1 0 0 0
2748 A0
2749 P 40600 17800 40900 17800 1
2750 {
2751 T 40685 17850 5 8 1 1 0 0
2752 pin11=11
2753 }
2754 T 40360 17800 9 8 1 0 0 0
2755 D0
2756 P 40600 17500 40900 17500 1
2757 {
2758 T 40685 17550 5 8 1 1 0 0
2759 pin12=12
2760 }
2761 T 40360 17500 9 8 1 0 0 0
2762 D1
2763 P 40600 17200 40900 17200 1
2764 {
2765 T 40685 17250 5 8 1 1 0 0
2766 pin13=13
2767 }
2768 T 40360 17200 9 8 1 0 0 0
2769 D2
2770 P 38300 13200 38600 13200 1
2771 {
2772 T 38400 13250 5 8 1 1 0 0
2773 pin27=27
2774 }
2775 T 38660 13200 9 8 1 0 0 0
2776 WE
2777 L 38660 13334 38860 13334 3 0 0 0 -1 -1
2778 P 38300 13900 38600 13900 1
2779 {
2780 T 38400 13950 5 8 1 1 0 0
2781 pin26=26
2782 }
2783 T 38660 13900 9 8 1 0 0 0
2784 A13
2785 P 38300 15400 38600 15400 1
2786 {
2787 T 38400 15450 5 8 1 1 0 0
2788 pin25=25
2789 }
2790 T 38660 15400 9 8 1 0 0 0
2791 A8
2792 P 38300 15100 38600 15100 1
2793 {
2794 T 38400 15150 5 8 1 1 0 0
2795 pin24=24
2796 }
2797 T 38660 15100 9 8 1 0 0 0
2798 A9
2799 P 38300 14500 38600 14500 1
2800 {
2801 T 38400 14550 5 8 1 1 0 0
2802 pin23=23
2803 }
2804 T 38660 14500 9 8 1 0 0 0
2805 A11
2806 V 38550 12900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2807 P 38300 12900 38500 12900 1
2808 {
2809 T 38315 12950 5 8 1 1 0 0
2810 pin22=22
2811 }
2812 T 38660 12900 9 8 1 0 0 0
2813 OE
2814 L 38660 13034 38860 13034 3 0 0 0 -1 -1
2815 P 38300 14800 38600 14800 1
2816 {
2817 T 38400 14850 5 8 1 1 0 0
2818 pin21=21
2819 }
2820 T 38660 14800 9 8 1 0 0 0
2821 A10
2822 V 38550 12610 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2823 P 38300 12600 38500 12600 1
2824 {
2825 T 38315 12650 5 8 1 1 0 0
2826 pin20=20
2827 }
2828 T 38660 12600 9 8 1 0 0 0
2829 CS
2830 L 38660 12734 38860 12734 3 0 0 0 -1 -1
2831 P 40600 15700 40900 15700 1
2832 {
2833 T 40685 15750 5 8 1 1 0 0
2834 pin19=19
2835 }
2836 T 40360 15700 9 8 1 0 0 0
2837 D7
2838 P 40600 16000 40900 16000 1
2839 {
2840 T 40685 16050 5 8 1 1 0 0
2841 pin18=18
2842 }
2843 T 40360 16000 9 8 1 0 0 0
2844 D6
2845 P 40600 16300 40900 16300 1
2846 {
2847 T 40685 16350 5 8 1 1 0 0
2848 pin17=17
2849 }
2850 T 40360 16300 9 8 1 0 0 0
2851 D5
2852 P 40600 16600 40900 16600 1
2853 {
2854 T 40685 16650 5 8 1 1 0 0
2855 pin16=16
2856 }
2857 T 40360 16600 9 8 1 0 0 0
2858 D4
2859 P 40600 16900 40900 16900 1
2860 {
2861 T 40685 16950 5 8 1 1 0 0
2862 pin15=15
2863 }
2864 T 40360 16900 9 8 1 0 0 0
2865 D3
2866 T 38600 18150 9 10 1 0 0 0
2867 62256
2868 B 38600 12400 2000 5700 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
2869 T 40700 18100 5 10 0 0 0 0
2870 device=62256
2871 ]
2872 C 40900 30900 1 90 0 EMBEDDED8086-1.sym
2873 [
2874 P 34100 30900 34100 31200 1
2875 {
2876 T 34048 31042 5 8 1 1 90 0
2877 pin1=1
2878 }
2879 T 34100 31260 9 8 1 0 90 0
2880 GND
2881 P 34600 30900 34600 31200 1
2882 {
2883 T 34548 31042 5 8 1 1 90 0
2884 pin2=2
2885 }
2886 T 34600 31260 9 8 1 0 90 0
2887 AD14
2888 P 34900 30900 34900 31200 1
2889 {
2890 T 34848 31042 5 8 1 1 90 0
2891 pin3=3
2892 }
2893 T 34900 31260 9 8 1 0 90 0
2894 AD13
2895 P 35200 30900 35200 31200 1
2896 {
2897 T 35148 31042 5 8 1 1 90 0
2898 pin4=4
2899 }
2900 T 35200 31260 9 8 1 0 90 0
2901 AD12
2902 P 35500 30900 35500 31200 1
2903 {
2904 T 35448 31042 5 8 1 1 90 0
2905 pin5=5
2906 }
2907 T 35500 31260 9 8 1 0 90 0
2908 AD11
2909 P 35800 30900 35800 31200 1
2910 {
2911 T 35748 31042 5 8 1 1 90 0
2912 pin6=6
2913 }
2914 T 35800 31260 9 8 1 0 90 0
2915 AD10
2916 P 36100 30900 36100 31200 1
2917 {
2918 T 36048 31042 5 8 1 1 90 0
2919 pin7=7
2920 }
2921 T 36100 31260 9 8 1 0 90 0
2922 AD9
2923 P 36400 30900 36400 31200 1
2924 {
2925 T 36348 31042 5 8 1 1 90 0
2926 pin8=8
2927 }
2928 T 36400 31260 9 8 1 0 90 0
2929 AD8
2930 P 36900 30900 36900 31200 1
2931 {
2932 T 36848 31042 5 8 1 1 90 0
2933 pin9=9
2934 }
2935 T 36900 31260 9 8 1 0 90 0
2936 AD7
2937 P 37200 30900 37200 31200 1
2938 {
2939 T 37148 31042 5 8 1 1 90 0
2940 pin10=10
2941 }
2942 T 37200 31260 9 8 1 0 90 0
2943 AD6
2944 P 37500 30900 37500 31200 1
2945 {
2946 T 37448 31042 5 8 1 1 90 0
2947 pin11=11
2948 }
2949 T 37500 31260 9 8 1 0 90 0
2950 AD5
2951 P 37800 30900 37800 31200 1
2952 {
2953 T 37748 31042 5 8 1 1 90 0
2954 pin12=12
2955 }
2956 T 37800 31260 9 8 1 0 90 0
2957 AD4
2958 P 38100 30900 38100 31200 1
2959 {
2960 T 38048 31042 5 8 1 1 90 0
2961 pin13=13
2962 }
2963 T 38100 31260 9 8 1 0 90 0
2964 AD3
2965 P 38400 30900 38400 31200 1
2966 {
2967 T 38348 31042 5 8 1 1 90 0
2968 pin14=14
2969 }
2970 T 38400 31260 9 8 1 0 90 0
2971 AD2
2972 P 38700 30900 38700 31200 1
2973 {
2974 T 38648 31042 5 8 1 1 90 0
2975 pin15=15
2976 }
2977 T 38700 31260 9 8 1 0 90 0
2978 AD1
2979 P 39000 30900 39000 31200 1
2980 {
2981 T 38948 31042 5 8 1 1 90 0
2982 pin16=16
2983 }
2984 T 39000 31260 9 8 1 0 90 0
2985 AD0
2986 P 39400 30900 39400 31200 1
2987 {
2988 T 39348 31042 5 8 1 1 90 0
2989 pin17=17
2990 }
2991 T 39400 31260 9 8 1 0 90 0
2992 NMI
2993 P 39700 30900 39700 31200 1
2994 {
2995 T 39648 31042 5 8 1 1 90 0
2996 pin18=18
2997 }
2998 T 39700 31260 9 8 1 0 90 0
2999 INTR
3000 P 40100 30900 40100 31200 1
3001 {
3002 T 40048 31042 5 8 1 1 90 0
3003 pin19=19
3004 }
3005 T 40100 31260 9 8 1 0 90 0
3006 CLK
3007 P 40500 30900 40500 31200 1
3008 {
3009 T 40448 31002 5 8 1 1 90 0
3010 pin20=20
3011 }
3012 T 40500 31260 9 8 1 0 90 0
3013 GND
3014 P 34100 33200 34100 33500 1
3015 {
3016 T 34048 33285 5 8 1 1 90 0
3017 pin40=40
3018 }
3019 T 34100 32850 9 8 1 0 90 0
3020 Vcc
3021 P 34500 33200 34500 33500 1
3022 {
3023 T 34448 33285 5 8 1 1 90 0
3024 pin39=39
3025 }
3026 T 34500 32700 9 8 1 0 90 0
3027 AD15
3028 P 34800 33200 34800 33500 1
3029 {
3030 T 34748 33285 5 8 1 1 90 0
3031 pin38=38
3032 }
3033 T 34800 32550 9 8 1 0 90 0
3034 A16/S3
3035 P 35100 33200 35100 33500 1
3036 {
3037 T 35048 33285 5 8 1 1 90 0
3038 pin37=37
3039 }
3040 T 35100 32550 9 8 1 0 90 0
3041 A17/S4
3042 P 35400 33200 35400 33500 1
3043 {
3044 T 35348 33285 5 8 1 1 90 0
3045 pin36=36
3046 }
3047 T 35400 32550 9 8 1 0 90 0
3048 A18/S5
3049 P 35700 33200 35700 33500 1
3050 {
3051 T 35648 33285 5 8 1 1 90 0
3052 pin35=35
3053 }
3054 T 35700 32550 9 8 1 0 90 0
3055 A19/S6
3056 V 36100 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3057 P 36100 33300 36100 33500 1
3058 {
3059 T 36048 33285 5 8 1 1 90 0
3060 pin34=34
3061 }
3062 T 36100 32475 9 8 1 0 90 0
3063 BHE/S7
3064 L 35966 32470 35966 32790 3 0 0 0 -1 -1
3065 P 36400 33200 36400 33500 1
3066 {
3067 T 36348 33285 5 8 1 1 90 0
3068 pin33=33
3069 }
3070 T 36400 32525 9 8 1 0 90 0
3071 MN/MX
3072 L 36266 32850 36266 33080 3 0 0 0 -1 -1
3073 V 36800 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3074 P 36800 33300 36800 33500 1
3075 {
3076 T 36748 33285 5 8 1 1 90 0
3077 pin32=32
3078 }
3079 T 36800 32850 9 8 1 0 90 0
3080 RD
3081 L 36666 32840 36666 33070 3 0 0 0 -1 -1
3082 P 37100 33200 37100 33500 1
3083 {
3084 T 37048 33285 5 8 1 1 90 0
3085 pin31=31
3086 }
3087 T 37100 31830 9 8 1 0 90 0
3088 RQ/GT0 (HOLD)
3089 L 36966 31830 36966 32070 3 0 0 0 -1 -1
3090 L 36966 32150 36966 32480 3 0 0 0 -1 -1
3091 P 37400 33200 37400 33500 1
3092 {
3093 T 37348 33285 5 8 1 1 90 0
3094 pin30=30
3095 }
3096 T 37400 31900 9 8 1 0 90 0
3097 RQ/GT1 (HLDA)
3098 L 37266 31900 37266 32125 3 0 0 0 -1 -1
3099 L 37266 32220 37266 32490 3 0 0 0 -1 -1
3100 V 37700 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3101 P 37700 33300 37700 33500 1
3102 {
3103 T 37648 33285 5 8 1 1 90 0
3104 pin29=29
3105 }
3106 T 37700 32225 9 8 1 0 90 0
3107 LOCK (WR)
3108 L 37566 32805 37566 33070 3 0 0 0 -1 -1
3109 P 38000 33200 38000 33500 1
3110 {
3111 T 37948 33285 5 8 1 1 90 0
3112 pin28=28
3113 }
3114 T 38000 32382 9 8 1 0 90 0
3115 S2 (M/IO)
3116 L 37866 32382 37866 32575 3 0 0 0 -1 -1
3117 L 37866 32925 37866 33080 3 0 0 0 -1 -1
3118 P 38300 33200 38300 33500 1
3119 {
3120 T 38248 33285 5 8 1 1 90 0
3121 pin27=27
3122 }
3123 T 38300 32375 9 8 1 0 90 0
3124 S1 (DT/R)
3125 L 38166 32375 38166 32540 3 0 0 0 -1 -1
3126 L 38166 32925 38166 33050 3 0 0 0 -1 -1
3127 V 38600 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3128 P 38600 33300 38600 33500 1
3129 {
3130 T 38548 33285 5 8 1 1 90 0
3131 pin26=26
3132 }
3133 T 38600 32400 9 8 1 0 90 0
3134 S0 (DEN)
3135 L 38466 32400 38466 32600 3 0 0 0 -1 -1
3136 L 38466 32755 38466 33080 3 0 0 0 -1 -1
3137 P 38900 33200 38900 33500 1
3138 {
3139 T 38848 33285 5 8 1 1 90 0
3140 pin25=25
3141 }
3142 T 38900 32300 9 8 1 0 90 0
3143 QS0 (ALE)
3144 V 39300 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3145 P 39300 33300 39300 33500 1
3146 {
3147 T 39248 33285 5 8 1 1 90 0
3148 pin24=24
3149 }
3150 T 39300 32300 9 8 1 0 90 0
3151 QS1 (INTA)
3152 L 39166 32690 39166 33080 3 0 0 0 -1 -1
3153 V 39800 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3154 P 39800 33300 39800 33500 1
3155 {
3156 T 39748 33285 5 8 1 1 90 0
3157 pin23=23
3158 }
3159 T 39800 32650 9 8 1 0 90 0
3160 TEST
3161 L 39666 32630 39666 33080 3 0 0 0 -1 -1
3162 P 40100 33200 40100 33500 1
3163 {
3164 T 40048 33285 5 8 1 1 90 0
3165 pin22=22
3166 }
3167 T 40100 32550 9 8 1 0 90 0
3168 READY
3169 P 40500 33200 40500 33500 1
3170 {
3171 T 40448 33285 5 8 1 1 90 0
3172 pin21=21
3173 }
3174 T 40500 32550 9 8 1 0 90 0
3175 RESET
3176 B 33900 31200 6700 2000 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3177 T 34100 33900 5 10 0 0 90 0
3178 device=8086
3179 T 33850 31200 9 10 1 0 90 0
3180 8086
3181 ]
3182 C 45000 14200 1 0 0 EMBEDDED8254-1.sym
3183 [
3184 P 45000 18200 45300 18200 1
3185 {
3186 T 45142 18252 5 8 1 1 0 0
3187 pin1=1
3188 }
3189 T 45360 18200 9 8 1 0 0 0
3190 D
3191 T 45460 18122 9 8 1 0 0 0
3192 7
3193 P 45000 17900 45300 17900 1
3194 {
3195 T 45142 17952 5 8 1 1 0 0
3196 pin2=2
3197 }
3198 T 45360 17900 9 8 1 0 0 0
3199 D
3200 T 45460 17822 9 8 1 0 0 0
3201 6
3202 P 45000 17600 45300 17600 1
3203 {
3204 T 45142 17652 5 8 1 1 0 0
3205 pin3=3
3206 }
3207 T 45360 17600 9 8 1 0 0 0
3208 D
3209 T 45460 17522 9 8 1 0 0 0
3210 5
3211 P 45000 17300 45300 17300 1
3212 {
3213 T 45142 17352 5 8 1 1 0 0
3214 pin4=4
3215 }
3216 T 45360 17300 9 8 1 0 0 0
3217 D
3218 T 45460 17222 9 8 1 0 0 0
3219 4
3220 P 45000 17000 45300 17000 1
3221 {
3222 T 45142 17052 5 8 1 1 0 0
3223 pin5=5
3224 }
3225 T 45360 17000 9 8 1 0 0 0
3226 D
3227 T 45460 16922 9 8 1 0 0 0
3228 3
3229 P 45000 16700 45300 16700 1
3230 {
3231 T 45142 16752 5 8 1 1 0 0
3232 pin6=6
3233 }
3234 T 45360 16700 9 8 1 0 0 0
3235 D
3236 T 45460 16622 9 8 1 0 0 0
3237 2
3238 P 45000 16400 45300 16400 1
3239 {
3240 T 45142 16452 5 8 1 1 0 0
3241 pin7=7
3242 }
3243 T 45360 16400 9 8 1 0 0 0
3244 D
3245 T 45460 16322 9 8 1 0 0 0
3246 1
3247 P 45000 16100 45300 16100 1
3248 {
3249 T 45142 16152 5 8 1 1 0 0
3250 pin8=8
3251 }
3252 T 45360 16100 9 8 1 0 0 0
3253 D
3254 T 45460 16022 9 8 1 0 0 0
3255 0
3256 P 45000 15600 45300 15600 1
3257 {
3258 T 45142 15652 5 8 1 1 0 0
3259 pin9=9
3260 }
3261 T 45360 15600 9 8 1 0 0 0
3262 CLK
3263 T 45700 15522 9 8 1 0 0 0
3264 0
3265 P 45000 15300 45300 15300 1
3266 {
3267 T 45142 15352 5 8 1 1 0 0
3268 pin10=10
3269 }
3270 T 45360 15300 9 8 1 0 0 0
3271 OUT
3272 T 45700 15222 9 8 1 0 0 0
3273 0
3274 P 45000 15000 45300 15000 1
3275 {
3276 T 45142 15052 5 8 1 1 0 0
3277 pin11=11
3278 }
3279 T 45360 15000 9 8 1 0 0 0
3280 GATE
3281 T 45800 14922 9 8 1 0 0 0
3282 0
3283 P 45000 14600 45300 14600 1
3284 {
3285 T 45142 14652 5 8 1 1 0 0
3286 pin12=12
3287 }
3288 T 45360 14600 9 8 1 0 0 0
3289 GND
3290 P 47300 14600 47600 14600 1
3291 {
3292 T 47385 14652 5 8 1 1 0 0
3293 pin13=13
3294 }
3295 T 46850 14600 9 8 1 0 0 0
3296 OUT
3297 T 47200 14522 9 8 1 0 0 0
3298 1
3299 P 47300 14900 47600 14900 1
3300 {
3301 T 47385 14952 5 8 1 1 0 0
3302 pin14=14
3303 }
3304 T 46725 14900 9 8 1 0 0 0
3305 GATE
3306 T 47200 14822 9 8 1 0 0 0
3307 1
3308 P 47300 15200 47600 15200 1
3309 {
3310 T 47385 15252 5 8 1 1 0 0
3311 pin15=15
3312 }
3313 T 46850 15200 9 8 1 0 0 0
3314 CLK
3315 T 47200 15122 9 8 1 0 0 0
3316 1
3317 P 47300 15600 47600 15600 1
3318 {
3319 T 47385 15652 5 8 1 1 0 0
3320 pin16=16
3321 }
3322 T 46675 15600 9 8 1 0 0 0
3323 GATE
3324 T 47150 15522 9 8 1 0 0 0
3325 2
3326 P 47300 15900 47600 15900 1
3327 {
3328 T 47385 15952 5 8 1 1 0 0
3329 pin17=17
3330 }
3331 T 46800 15900 9 8 1 0 0 0
3332 OUT
3333 T 47150 15822 9 8 1 0 0 0
3334 2
3335 P 47300 16200 47600 16200 1
3336 {
3337 T 47385 16252 5 8 1 1 0 0
3338 pin18=18
3339 }
3340 T 46800 16200 9 8 1 0 0 0
3341 CLK
3342 T 47150 16122 9 8 1 0 0 0
3343 2
3344 P 47300 16600 47600 16600 1
3345 {
3346 T 47385 16652 5 8 1 1 0 0
3347 pin19=19
3348 }
3349 T 47050 16600 9 8 1 0 0 0
3350 A
3351 T 47150 16522 9 8 1 0 0 0
3352 0
3353 P 47300 16900 47600 16900 1
3354 {
3355 T 47385 16952 5 8 1 1 0 0
3356 pin20=20
3357 }
3358 T 47050 16900 9 8 1 0 0 0
3359 A
3360 T 47165 16822 9 8 1 0 0 0
3361 1
3362 V 47350 17300 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3363 P 47400 17300 47600 17300 1
3364 {
3365 T 47385 17352 5 8 1 1 0 0
3366 pin21=21
3367 }
3368 T 47000 17300 9 8 1 0 0 0
3369 CS
3370 L 47000 17434 47200 17434 3 0 0 0 -1 -1
3371 V 47350 17600 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3372 P 47400 17600 47600 17600 1
3373 {
3374 T 47385 17652 5 8 1 1 0 0
3375 pin22=22
3376 }
3377 T 47000 17600 9 8 1 0 0 0
3378 RD
3379 L 47000 17734 47200 17734 3 0 0 0 -1 -1
3380 V 47350 17900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3381 P 47400 17900 47600 17900 1
3382 {
3383 T 47385 17952 5 8 1 1 0 0
3384 pin23=23
3385 }
3386 T 47000 17900 9 8 1 0 0 0
3387 WR
3388 L 47000 18034 47200 18034 3 0 0 0 -1 -1
3389 P 47300 18300 47600 18300 1
3390 {
3391 T 47385 18352 5 8 1 1 0 0
3392 pin24=24
3393 }
3394 T 46925 18300 9 8 1 0 0 0
3395 Vcc
3396 B 45300 14500 2000 4000 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3397 T 48000 18400 5 10 0 0 0 0
3398 device=8254
3399 T 45300 18550 9 10 1 0 0 0
3400 8254
3401 ]
3402 C 33100 30900 1 90 0 EMBEDDED8255A-1.sym
3403 [
3404 P 26500 30900 26500 31200 1
3405 {
3406 T 26448 31042 5 8 1 1 90 0
3407 pin1=1
3408 }
3409 T 26500 31260 9 8 1 0 90 0
3410 PA
3411 T 26578 31480 9 8 1 0 90 0
3412 3
3413 P 26800 30900 26800 31200 1
3414 {
3415 T 26748 31042 5 8 1 1 90 0
3416 pin2=2
3417 }
3418 T 26800 31260 9 8 1 0 90 0
3419 PA
3420 T 26878 31480 9 8 1 0 90 0
3421 2
3422 P 27100 30900 27100 31200 1
3423 {
3424 T 27048 31042 5 8 1 1 90 0
3425 pin3=3
3426 }
3427 T 27100 31260 9 8 1 0 90 0
3428 PA
3429 T 27178 31480 9 8 1 0 90 0
3430 1
3431 P 27400 30900 27400 31200 1
3432 {
3433 T 27348 31042 5 8 1 1 90 0
3434 pin4=4
3435 }
3436 T 27400 31260 9 8 1 0 90 0
3437 PA
3438 T 27478 31480 9 8 1 0 90 0
3439 0
3440 V 27800 31150 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3441 P 27800 30900 27800 31100 1
3442 {
3443 T 27748 31042 5 8 1 1 90 0
3444 pin5=5
3445 }
3446 T 27800 31260 9 8 1 0 90 0
3447 RD
3448 L 27666 31260 27666 31480 3 0 0 0 -1 -1
3449 V 28100 31150 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3450 P 28100 30900 28100 31100 1
3451 {
3452 T 28048 31042 5 8 1 1 90 0
3453 pin6=6
3454 }
3455 T 28100 31260 9 8 1 0 90 0
3456 CS
3457 L 27966 31260 27966 31480 3 0 0 0 -1 -1
3458 P 28500 30900 28500 31200 1
3459 {
3460 T 28448 31042 5 8 1 1 90 0
3461 pin7=7
3462 }
3463 T 28500 31260 9 8 1 0 90 0
3464 GND
3465 P 28900 30900 28900 31200 1
3466 {
3467 T 28848 31042 5 8 1 1 90 0
3468 pin8=8
3469 }
3470 T 28900 31260 9 8 1 0 90 0
3471 A
3472 T 28978 31360 9 8 1 0 90 0
3473 1
3474 P 29200 30900 29200 31200 1
3475 {
3476 T 29148 31042 5 8 1 1 90 0
3477 pin9=9
3478 }
3479 T 29200 31260 9 8 1 0 90 0
3480 A
3481 T 29278 31360 9 8 1 0 90 0
3482 0
3483 P 29600 30900 29600 31200 1
3484 {
3485 T 29548 31042 5 8 1 1 90 0
3486 pin10=10
3487 }
3488 T 29600 31260 9 8 1 0 90 0
3489 PC
3490 T 29678 31480 9 8 1 0 90 0
3491 7
3492 P 29900 30900 29900 31200 1
3493 {
3494 T 29848 31042 5 8 1 1 90 0
3495 pin10=11
3496 }
3497 T 29900 31260 9 8 1 0 90 0
3498 PC
3499 T 29978 31480 9 8 1 0 90 0
3500 6
3501 P 30200 30900 30200 31200 1
3502 {
3503 T 30148 31042 5 8 1 1 90 0
3504 pin12=12
3505 }
3506 T 30200 31260 9 8 1 0 90 0
3507 PC
3508 T 30278 31480 9 8 1 0 90 0
3509 5
3510 P 30500 30900 30500 31200 1
3511 {
3512 T 30448 31042 5 8 1 1 90 0
3513 pin13=13
3514 }
3515 T 30500 31260 9 8 1 0 90 0
3516 PC
3517 T 30578 31480 9 8 1 0 90 0
3518 4
3519 P 30800 30900 30800 31200 1
3520 {
3521 T 30748 31042 5 8 1 1 90 0
3522 pin14=14
3523 }
3524 T 30800 31260 9 8 1 0 90 0
3525 PC
3526 T 30878 31480 9 8 1 0 90 0
3527 0
3528 P 31100 30900 31100 31200 1
3529 {
3530 T 31048 31042 5 8 1 1 90 0
3531 pin15=15
3532 }
3533 T 31100 31260 9 8 1 0 90 0
3534 PC
3535 T 31178 31480 9 8 1 0 90 0
3536 1
3537 P 31400 30900 31400 31200 1
3538 {
3539 T 31348 31042 5 8 1 1 90 0
3540 pin16=16
3541 }
3542 T 31400 31260 9 8 1 0 90 0
3543 PC
3544 T 31478 31480 9 8 1 0 90 0
3545 2
3546 P 31700 30900 31700 31200 1
3547 {
3548 T 31648 31042 5 8 1 1 90 0
3549 pin17=17
3550 }
3551 T 31700 31260 9 8 1 0 90 0
3552 PC
3553 T 31778 31480 9 8 1 0 90 0
3554 3
3555 P 32100 30900 32100 31200 1
3556 {
3557 T 32048 31042 5 8 1 1 90 0
3558 pin18=18
3559 }
3560 T 32100 31260 9 8 1 0 90 0
3561 PB
3562 T 32178 31480 9 8 1 0 90 0
3563 0
3564 P 32400 30900 32400 31200 1
3565 {
3566 T 32348 31042 5 8 1 1 90 0
3567 pin19=19
3568 }
3569 T 32400 31260 9 8 1 0 90 0
3570 PB
3571 T 32478 31480 9 8 1 0 90 0
3572 1
3573 P 32700 30900 32700 31200 1
3574 {
3575 T 32648 31002 5 8 1 1 90 0
3576 pin20=20
3577 }
3578 T 32700 31260 9 8 1 0 90 0
3579 PB
3580 T 32778 31480 9 8 1 0 90 0
3581 2
3582 P 32700 33200 32700 33500 1
3583 {
3584 T 32648 33285 5 8 1 1 90 0
3585 pin21=21
3586 }
3587 T 32700 32800 9 8 1 0 90 0
3588 PB
3589 T 32778 33050 9 8 1 0 90 0
3590 3
3591 P 32400 33200 32400 33500 1
3592 {
3593 T 32348 33285 5 8 1 1 90 0
3594 pin22=22
3595 }
3596 T 32400 32800 9 8 1 0 90 0
3597 PB
3598 T 32478 33050 9 8 1 0 90 0
3599 4
3600 P 32100 33200 32100 33500 1
3601 {
3602 T 32048 33285 5 8 1 1 90 0
3603 pin23=23
3604 }
3605 T 32100 32800 9 8 1 0 90 0
3606 PB
3607 T 32178 33050 9 8 1 0 90 0
3608 5
3609 P 31800 33200 31800 33500 1
3610 {
3611 T 31748 33285 5 8 1 1 90 0
3612 pin24=24
3613 }
3614 T 31800 32800 9 8 1 0 90 0
3615 PB
3616 T 31878 33050 9 8 1 0 90 0
3617 6
3618 P 31500 33200 31500 33500 1
3619 {
3620 T 31448 33285 5 8 1 1 90 0
3621 pin25=25
3622 }
3623 T 31500 32800 9 8 1 0 90 0
3624 PB
3625 T 31578 33050 9 8 1 0 90 0
3626 7
3627 P 31100 33200 31100 33500 1
3628 {
3629 T 31048 33285 5 8 1 1 90 0
3630 pin26=26
3631 }
3632 T 31100 32850 9 8 1 0 90 0
3633 Vcc
3634 P 30700 33200 30700 33500 1
3635 {
3636 T 30648 33285 5 8 1 1 90 0
3637 pin27=27
3638 }
3639 T 30700 32950 9 8 1 0 90 0
3640 D
3641 T 30778 33050 9 8 1 0 90 0
3642 7
3643 P 30400 33200 30400 33500 1
3644 {
3645 T 30348 33285 5 8 1 1 90 0
3646 pin28=28
3647 }
3648 T 30400 32950 9 8 1 0 90 0
3649 D
3650 T 30478 33050 9 8 1 0 90 0
3651 6
3652 P 30100 33200 30100 33500 1
3653 {
3654 T 30048 33285 5 8 1 1 90 0
3655 pin29=29
3656 }
3657 T 30100 32950 9 8 1 0 90 0
3658 D
3659 T 30178 33050 9 8 1 0 90 0
3660 5
3661 P 29800 33200 29800 33500 1
3662 {
3663 T 29748 33285 5 8 1 1 90 0
3664 pin30=30
3665 }
3666 T 29800 32950 9 8 1 0 90 0
3667 D
3668 T 29878 33050 9 8 1 0 90 0
3669 4
3670 P 29500 33200 29500 33500 1
3671 {
3672 T 29448 33285 5 8 1 1 90 0
3673 pin31=31
3674 }
3675 T 29500 32950 9 8 1 0 90 0
3676 D
3677 T 29578 33050 9 8 1 0 90 0
3678 3
3679 P 29200 33200 29200 33500 1
3680 {
3681 T 29148 33285 5 8 1 1 90 0
3682 pin32=32
3683 }
3684 T 29200 32950 9 8 1 0 90 0
3685 D
3686 T 29278 33050 9 8 1 0 90 0
3687 2
3688 P 28900 33200 28900 33500 1
3689 {
3690 T 28848 33285 5 8 1 1 90 0
3691 pin33=33
3692 }
3693 T 28900 32950 9 8 1 0 90 0
3694 D
3695 T 28978 33050 9 8 1 0 90 0
3696 1
3697 P 28600 33200 28600 33500 1
3698 {
3699 T 28548 33285 5 8 1 1 90 0
3700 pin34=34
3701 }
3702 T 28600 32950 9 8 1 0 90 0
3703 D
3704 T 28678 33050 9 8 1 0 90 0
3705 0
3706 P 28200 33200 28200 33500 1
3707 {
3708 T 28148 33285 5 8 1 1 90 0
3709 pin35=35
3710 }
3711 T 28200 32575 9 8 1 0 90 0
3712 RESET
3713 V 27800 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3714 P 27800 33300 27800 33500 1
3715 {
3716 T 27748 33285 5 8 1 1 90 0
3717 pin36=36
3718 }
3719 T 27800 32870 9 8 1 0 90 0
3720 WR
3721 L 27666 32870 27666 33100 3 0 0 0 -1 -1
3722 P 27400 33200 27400 33500 1
3723 {
3724 T 27348 33285 5 8 1 1 90 0
3725 pin37=37
3726 }
3727 T 27400 32850 9 8 1 0 90 0
3728 PA
3729 T 27478 33050 9 8 1 0 90 0
3730 7
3731 P 27100 33200 27100 33500 1
3732 {
3733 T 27048 33285 5 8 1 1 90 0
3734 pin38=38
3735 }
3736 T 27100 32850 9 8 1 0 90 0
3737 PA
3738 T 27178 33050 9 8 1 0 90 0
3739 6
3740 P 26800 33200 26800 33500 1
3741 {
3742 T 26748 33285 5 8 1 1 90 0
3743 pin39=39
3744 }
3745 T 26800 32850 9 8 1 0 90 0
3746 PA
3747 T 26878 33050 9 8 1 0 90 0
3748 5
3749 P 26500 33200 26500 33500 1
3750 {
3751 T 26748 33285 5 8 1 1 90 0
3752 pin40=40
3753 }
3754 T 26500 32850 9 8 1 0 90 0
3755 PA
3756 T 26578 33050 9 8 1 0 90 0
3757 4
3758 B 26250 31200 6550 2000 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3759 T 26700 34200 5 10 0 0 90 0
3760 device=8255A
3761 T 26200 31200 9 10 1 0 90 0
3762 8255A
3763 ]
3764 C 32700 22100 1 0 0 EMBEDDED8259A-1.sym
3765 [
3766 V 32950 26700 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3767 P 32700 26700 32900 26700 1
3768 {
3769 T 32842 26752 5 8 1 1 0 0
3770 pin1=1
3771 }
3772 T 33060 26700 9 8 1 0 0 0
3773 CS
3774 L 33060 26834 33260 26834 3 0 0 0 -1 -1
3775 V 32950 26400 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3776 P 32700 26400 32900 26400 1
3777 {
3778 T 32842 26452 5 8 1 1 0 0
3779 pin2=2
3780 }
3781 T 33060 26400 9 8 1 0 0 0
3782 WR
3783 L 33060 26534 33260 26534 3 0 0 0 -1 -1
3784 V 32950 26100 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3785 P 32700 26100 32900 26100 1
3786 {
3787 T 32842 26152 5 8 1 1 0 0
3788 pin3=3
3789 }
3790 T 33060 26100 9 8 1 0 0 0
3791 RD
3792 L 33060 26234 33260 26234 3 0 0 0 -1 -1
3793 P 32700 25700 33000 25700 1
3794 {
3795 T 32842 25752 5 8 1 1 0 0
3796 pin4=4
3797 }
3798 T 33060 25700 9 8 1 0 0 0
3799 D
3800 T 33160 25622 9 8 1 0 0 0
3801 7
3802 P 32700 25400 33000 25400 1
3803 {
3804 T 32842 25452 5 8 1 1 0 0
3805 pin5=5
3806 }
3807 T 33060 25400 9 8 1 0 0 0
3808 D
3809 T 33160 25322 9 8 1 0 0 0
3810 6
3811 P 32700 25100 33000 25100 1
3812 {
3813 T 32842 25152 5 8 1 1 0 0
3814 pin6=6
3815 }
3816 T 33060 25100 9 8 1 0 0 0
3817 D
3818 T 33160 25022 9 8 1 0 0 0
3819 5
3820 P 32700 24800 33000 24800 1
3821 {
3822 T 32842 24852 5 8 1 1 0 0
3823 pin7=7
3824 }
3825 T 33060 24800 9 8 1 0 0 0
3826 D
3827 T 33160 24722 9 8 1 0 0 0
3828 4
3829 P 32700 24500 33000 24500 1
3830 {
3831 T 32842 24552 5 8 1 1 0 0
3832 pin8=8
3833 }
3834 T 33060 24500 9 8 1 0 0 0
3835 D
3836 T 33160 24422 9 8 1 0 0 0
3837 3
3838 P 32700 24200 33000 24200 1
3839 {
3840 T 32842 24252 5 8 1 1 0 0
3841 pin9=9
3842 }
3843 T 33060 24200 9 8 1 0 0 0
3844 D
3845 T 33160 24122 9 8 1 0 0 0
3846 2
3847 P 32700 23900 33000 23900 1
3848 {
3849 T 32842 23952 5 8 1 1 0 0
3850 pin10=10
3851 }
3852 T 33060 23900 9 8 1 0 0 0
3853 D
3854 T 33160 23822 9 8 1 0 0 0
3855 1
3856 P 32700 23600 33000 23600 1
3857 {
3858 T 32842 23652 5 8 1 1 0 0
3859 pin11=11
3860 }
3861 T 33060 23600 9 8 1 0 0 0
3862 D
3863 T 33160 23522 9 8 1 0 0 0
3864 0
3865 P 32700 23200 33000 23200 1
3866 {
3867 T 32842 23252 5 8 1 1 0 0
3868 pin12=12
3869 }
3870 T 33060 23200 9 8 1 0 0 0
3871 CAS
3872 T 33400 23122 9 8 1 0 0 0
3873 0
3874 P 32700 22900 33000 22900 1
3875 {
3876 T 32842 22952 5 8 1 1 0 0
3877 pin13=13
3878 }
3879 T 33060 22900 9 8 1 0 0 0
3880 CAS
3881 T 33400 22822 9 8 1 0 0 0
3882 1
3883 P 32700 22500 33000 22500 1
3884 {
3885 T 32842 22552 5 8 1 1 0 0
3886 pin14=14
3887 }
3888 T 33060 22500 9 8 1 0 0 0
3889 GND
3890 P 35000 26700 35300 26700 1
3891 {
3892 T 35085 26752 5 8 1 1 0 0
3893 pin28=28
3894 }
3895 T 34600 26700 9 8 1 0 0 0
3896 Vcc
3897 P 35000 26300 35300 26300 1
3898 {
3899 T 35085 26352 5 8 1 1 0 0
3900 pin27=27
3901 }
3902 T 34675 26300 9 8 1 0 0 0
3903 A
3904 T 34775 26222 9 8 1 0 0 0
3905 0
3906 V 35050 26000 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
3907 P 35100 26000 35300 26000 1
3908 {
3909 T 35085 26052 5 8 1 1 0 0
3910 pin26=26
3911 }
3912 T 34525 26000 9 8 1 0 0 0
3913 INTA
3914 L 34525 26134 34880 26134 3 0 0 0 -1 -1
3915 P 35000 25700 35300 25700 1
3916 {
3917 T 35085 25752 5 8 1 1 0 0
3918 pin25=25
3919 }
3920 T 34650 25700 9 8 1 0 0 0
3921 IR
3922 T 34800 25622 9 8 1 0 0 0
3923 7
3924 P 35000 25400 35300 25400 1
3925 {
3926 T 35085 25452 5 8 1 1 0 0
3927 pin24=24
3928 }
3929 T 34650 25400 9 8 1 0 0 0
3930 IR
3931 T 34800 25322 9 8 1 0 0 0
3932 6
3933 P 35000 25100 35300 25100 1
3934 {
3935 T 35085 25152 5 8 1 1 0 0
3936 pin23=23
3937 }
3938 T 34650 25100 9 8 1 0 0 0
3939 IR
3940 T 34800 25022 9 8 1 0 0 0
3941 5
3942 P 35000 24800 35300 24800 1
3943 {
3944 T 35085 24852 5 8 1 1 0 0
3945 pin22=22
3946 }
3947 T 34650 24800 9 8 1 0 0 0
3948 IR
3949 T 34800 24722 9 8 1 0 0 0
3950 4
3951 P 35000 24500 35300 24500 1
3952 {
3953 T 35085 24552 5 8 1 1 0 0
3954 pin21=21
3955 }
3956 T 34650 24500 9 8 1 0 0 0
3957 IR
3958 T 34800 24422 9 8 1 0 0 0
3959 3
3960 P 35000 24200 35300 24200 1
3961 {
3962 T 35085 24252 5 8 1 1 0 0
3963 pin20=20
3964 }
3965 T 34650 24200 9 8 1 0 0 0
3966 IR
3967 T 34800 24122 9 8 1 0 0 0
3968 2
3969 P 35000 23900 35300 23900 1
3970 {
3971 T 35085 23952 5 8 1 1 0 0
3972 pin19=19
3973 }
3974 T 34650 23900 9 8 1 0 0 0
3975 IR
3976 T 34800 23822 9 8 1 0 0 0
3977 1
3978 P 35000 23600 35300 23600 1
3979 {
3980 T 35085 23652 5 8 1 1 0 0
3981 pin18=18
3982 }
3983 T 34650 23600 9 8 1 0 0 0
3984 IR
3985 T 34800 23522 9 8 1 0 0 0
3986 0
3987 P 35000 23300 35300 23300 1
3988 {
3989 T 35085 23352 5 8 1 1 0 0
3990 pin17=17
3991 }
3992 T 34650 23300 9 8 1 0 0 0
3993 INT
3994 P 35000 22900 35300 22900 1
3995 {
3996 T 35085 22952 5 8 1 1 0 0
3997 pin16=16
3998 }
3999 T 34375 22900 9 8 1 0 0 0
4000 SP/EN
4001 L 34375 23034 34575 23034 3 0 0 0 -1 -1
4002 L 34675 23034 34880 23034 3 0 0 0 -1 -1
4003 P 35000 22600 35300 22600 1
4004 {
4005 T 35085 22652 5 8 1 1 0 0
4006 pin15=15
4007 }
4008 T 34475 22600 9 8 1 0 0 0
4009 CAS
4010 T 34820 22522 9 8 1 0 0 0
4011 2
4012 B 33000 22400 2000 4600 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4013 T 35700 26900 5 10 0 0 0 0
4014 device=8259A
4015 T 33000 27050 9 10 1 0 0 0
4016 8259A
4017 ]
4018 C 32200 12400 1 0 0 EMBEDDED27256-1.sym
4019 [
4020 P 32200 17900 32500 17900 1
4021 {
4022 T 32300 17950 5 8 1 1 0 0
4023 pin1=1
4024 }
4025 T 32560 17900 9 8 1 0 0 0
4026 VPP
4027 P 32200 13900 32500 13900 1
4028 {
4029 T 32300 13950 5 8 1 1 0 0
4030 pin2=2
4031 }
4032 T 32550 13900 9 8 1 0 0 0
4033 A12
4034 P 32200 15400 32500 15400 1
4035 {
4036 T 32300 15450 5 8 1 1 0 0
4037 pin3=3
4038 }
4039 T 32560 15400 9 8 1 0 0 0
4040 A7
4041 P 32200 15700 32500 15700 1
4042 {
4043 T 32300 15750 5 8 1 1 0 0
4044 pin4=4
4045 }
4046 T 32560 15700 9 8 1 0 0 0
4047 A6
4048 P 32200 16000 32500 16000 1
4049 {
4050 T 32300 16050 5 8 1 1 0 0
4051 pin5=5
4052 }
4053 T 32560 16000 9 8 1 0 0 0
4054 A5
4055 P 32200 16300 32500 16300 1
4056 {
4057 T 32300 16350 5 8 1 1 0 0
4058 pin6=6
4059 }
4060 T 32560 16300 9 8 1 0 0 0
4061 A4
4062 P 32200 16600 32500 16600 1
4063 {
4064 T 32300 16650 5 8 1 1 0 0
4065 pin7=7
4066 }
4067 T 32560 16600 9 8 1 0 0 0
4068 A3
4069 P 32200 16900 32500 16900 1
4070 {
4071 T 32300 16950 5 8 1 1 0 0
4072 pin8=8
4073 }
4074 T 32560 16900 9 8 1 0 0 0
4075 A2
4076 P 32200 17200 32500 17200 1
4077 {
4078 T 32300 17250 5 8 1 1 0 0
4079 pin9=9
4080 }
4081 T 32560 17200 9 8 1 0 0 0
4082 A1
4083 P 32200 17500 32500 17500 1
4084 {
4085 T 32300 17550 5 8 1 1 0 0
4086 pin10=10
4087 }
4088 T 32560 17500 9 8 1 0 0 0
4089 A0
4090 P 34500 17500 34800 17500 1
4091 {
4092 T 34585 17550 5 8 1 1 0 0
4093 pin11=11
4094 }
4095 T 34260 17500 9 8 1 0 0 0
4096 D0
4097 P 34500 17200 34800 17200 1
4098 {
4099 T 34585 17250 5 8 1 1 0 0
4100 pin12=12
4101 }
4102 T 34260 17200 9 8 1 0 0 0
4103 D1
4104 P 34500 16900 34800 16900 1
4105 {
4106 T 34585 16950 5 8 1 1 0 0
4107 pin13=13
4108 }
4109 T 34260 16900 9 8 1 0 0 0
4110 D2
4111 P 32200 13300 32500 13300 1
4112 {
4113 T 32300 13350 5 8 1 1 0 0
4114 pin27=27
4115 }
4116 T 32550 13300 9 8 1 0 0 0
4117 A14
4118 P 32200 13600 32500 13600 1
4119 {
4120 T 32300 13650 5 8 1 1 0 0
4121 pin26=26
4122 }
4123 T 32550 13600 9 8 1 0 0 0
4124 A13
4125 P 32200 15100 32500 15100 1
4126 {
4127 T 32300 15150 5 8 1 1 0 0
4128 pin25=25
4129 }
4130 T 32550 15100 9 8 1 0 0 0
4131 A8
4132 P 32200 14800 32500 14800 1
4133 {
4134 T 32300 14850 5 8 1 1 0 0
4135 pin24=24
4136 }
4137 T 32550 14800 9 8 1 0 0 0
4138 A9
4139 P 32200 14200 32500 14200 1
4140 {
4141 T 32300 14250 5 8 1 1 0 0
4142 pin23=23
4143 }
4144 T 32550 14200 9 8 1 0 0 0
4145 A11
4146 V 32450 12900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4147 P 32200 12900 32400 12900 1
4148 {
4149 T 32215 12950 5 8 1 1 0 0
4150 pin22=22
4151 }
4152 T 32550 12900 9 8 1 0 0 0
4153 OE
4154 L 32550 13034 32760 13034 3 0 0 0 -1 -1
4155 P 32200 14500 32500 14500 1
4156 {
4157 T 32300 14550 5 8 1 1 0 0
4158 pin21=21
4159 }
4160 T 32550 14500 9 8 1 0 0 0
4161 A10
4162 V 32450 12600 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4163 P 32200 12600 32400 12600 1
4164 {
4165 T 32215 12650 5 8 1 1 0 0
4166 pin20=20
4167 }
4168 T 32550 12600 9 8 1 0 0 0
4169 CE
4170 L 32550 12734 32760 12734 3 0 0 0 -1 -1
4171 P 34500 15400 34800 15400 1
4172 {
4173 T 34585 15450 5 8 1 1 0 0
4174 pin19=19
4175 }
4176 T 34260 15400 9 8 1 0 0 0
4177 D7
4178 P 34500 15700 34800 15700 1
4179 {
4180 T 34585 15750 5 8 1 1 0 0
4181 pin18=18
4182 }
4183 T 34260 15700 9 8 1 0 0 0
4184 D6
4185 P 34500 16000 34800 16000 1
4186 {
4187 T 34585 16050 5 8 1 1 0 0
4188 pin17=17
4189 }
4190 T 34260 16000 9 8 1 0 0 0
4191 D5
4192 P 34500 16300 34800 16300 1
4193 {
4194 T 34585 16350 5 8 1 1 0 0
4195 pin16=16
4196 }
4197 T 34260 16300 9 8 1 0 0 0
4198 D4
4199 P 34500 16600 34800 16600 1
4200 {
4201 T 34585 16650 5 8 1 1 0 0
4202 pin15=15
4203 }
4204 T 34260 16600 9 8 1 0 0 0
4205 D3
4206 T 32500 18250 9 10 1 0 0 0
4207 27256
4208 B 32500 12400 2000 5800 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4209 T 34600 18100 5 10 0 0 0 0
4210 device=27256
4211 ]
4212 C 25600 30900 1 90 0 EMBEDDED8088-1.sym
4213 [
4214 P 18800 30900 18800 31200 1
4215 {
4216 T 18748 31042 5 8 1 1 90 0
4217 pin1=1
4218 }
4219 T 18800 31260 9 8 1 0 90 0
4220 GND
4221 P 19300 30900 19300 31200 1
4222 {
4223 T 19248 31042 5 8 1 1 90 0
4224 pin2=2
4225 }
4226 T 19300 31260 9 8 1 0 90 0
4227 A14
4228 P 19600 30900 19600 31200 1
4229 {
4230 T 19548 31042 5 8 1 1 90 0
4231 pin3=3
4232 }
4233 T 19600 31260 9 8 1 0 90 0
4234 A13
4235 P 19900 30900 19900 31200 1
4236 {
4237 T 19848 31042 5 8 1 1 90 0
4238 pin4=4
4239 }
4240 T 19900 31260 9 8 1 0 90 0
4241 A12
4242 P 20200 30900 20200 31200 1
4243 {
4244 T 20148 31042 5 8 1 1 90 0
4245 pin5=5
4246 }
4247 T 20200 31260 9 8 1 0 90 0
4248 A11
4249 P 20500 30900 20500 31200 1
4250 {
4251 T 20448 31042 5 8 1 1 90 0
4252 pin6=6
4253 }
4254 T 20500 31260 9 8 1 0 90 0
4255 A10
4256 P 20800 30900 20800 31200 1
4257 {
4258 T 20748 31042 5 8 1 1 90 0
4259 pin7=7
4260 }
4261 T 20800 31260 9 8 1 0 90 0
4262 A9
4263 P 21100 30900 21100 31200 1
4264 {
4265 T 21048 31042 5 8 1 1 90 0
4266 pin8=8
4267 }
4268 T 21100 31260 9 8 1 0 90 0
4269 A8
4270 P 21600 30900 21600 31200 1
4271 {
4272 T 21548 31042 5 8 1 1 90 0
4273 pin9=9
4274 }
4275 T 21600 31260 9 8 1 0 90 0
4276 AD7
4277 P 21900 30900 21900 31200 1
4278 {
4279 T 21848 31042 5 8 1 1 90 0
4280 pin10=10
4281 }
4282 T 21900 31260 9 8 1 0 90 0
4283 AD6
4284 P 22200 30900 22200 31200 1
4285 {
4286 T 22148 31042 5 8 1 1 90 0
4287 pin11=11
4288 }
4289 T 22200 31260 9 8 1 0 90 0
4290 AD5
4291 P 22500 30900 22500 31200 1
4292 {
4293 T 22448 31042 5 8 1 1 90 0
4294 pin12=12
4295 }
4296 T 22500 31260 9 8 1 0 90 0
4297 AD4
4298 P 22800 30900 22800 31200 1
4299 {
4300 T 22748 31042 5 8 1 1 90 0
4301 pin13=13
4302 }
4303 T 22800 31260 9 8 1 0 90 0
4304 AD3
4305 P 23100 30900 23100 31200 1
4306 {
4307 T 23048 31042 5 8 1 1 90 0
4308 pin14=14
4309 }
4310 T 23100 31260 9 8 1 0 90 0
4311 AD2
4312 P 23400 30900 23400 31200 1
4313 {
4314 T 23348 31042 5 8 1 1 90 0
4315 pin15=15
4316 }
4317 T 23400 31260 9 8 1 0 90 0
4318 AD1
4319 P 23700 30900 23700 31200 1
4320 {
4321 T 23648 31042 5 8 1 1 90 0
4322 pin16=16
4323 }
4324 T 23700 31260 9 8 1 0 90 0
4325 AD0
4326 P 24100 30900 24100 31200 1
4327 {
4328 T 24048 31042 5 8 1 1 90 0
4329 pin17=17
4330 }
4331 T 24100 31260 9 8 1 0 90 0
4332 NMI
4333 P 24400 30900 24400 31200 1
4334 {
4335 T 24348 31042 5 8 1 1 90 0
4336 pin18=18
4337 }
4338 T 24400 31260 9 8 1 0 90 0
4339 INTR
4340 P 24800 30900 24800 31200 1
4341 {
4342 T 24748 31042 5 8 1 1 90 0
4343 pin19=19
4344 }
4345 T 24800 31260 9 8 1 0 90 0
4346 CLK
4347 P 25200 30900 25200 31200 1
4348 {
4349 T 25148 31002 5 8 1 1 90 0
4350 pin20=20
4351 }
4352 T 25200 31260 9 8 1 0 90 0
4353 GND
4354 P 18800 33200 18800 33500 1
4355 {
4356 T 18748 33285 5 8 1 1 90 0
4357 pin40=40
4358 }
4359 T 18800 32850 9 8 1 0 90 0
4360 Vcc
4361 P 19200 33200 19200 33500 1
4362 {
4363 T 19148 33285 5 8 1 1 90 0
4364 pin39=39
4365 }
4366 T 19200 32850 9 8 1 0 90 0
4367 A15
4368 P 19500 33200 19500 33500 1
4369 {
4370 T 19448 33285 5 8 1 1 90 0
4371 pin38=38
4372 }
4373 T 19500 32550 9 8 1 0 90 0
4374 A16/S3
4375 P 19800 33200 19800 33500 1
4376 {
4377 T 19748 33285 5 8 1 1 90 0
4378 pin37=37
4379 }
4380 T 19800 32550 9 8 1 0 90 0
4381 A17/S4
4382 P 20100 33200 20100 33500 1
4383 {
4384 T 20048 33285 5 8 1 1 90 0
4385 pin36=36
4386 }
4387 T 20100 32550 9 8 1 0 90 0
4388 A18/S5
4389 P 20400 33200 20400 33500 1
4390 {
4391 T 20348 33285 5 8 1 1 90 0
4392 pin35=35
4393 }
4394 T 20400 32550 9 8 1 0 90 0
4395 A19/S6
4396 V 20800 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4397 P 20800 33300 20800 33500 1
4398 {
4399 T 20748 33285 5 8 1 1 90 0
4400 pin34=34
4401 }
4402 T 20800 32775 9 8 1 0 90 0
4403 SS0
4404 L 20666 32770 20666 33080 3 0 0 0 -1 -1
4405 P 21100 33200 21100 33500 1
4406 {
4407 T 21048 33285 5 8 1 1 90 0
4408 pin33=33
4409 }
4410 T 21100 32525 9 8 1 0 90 0
4411 MN/MX
4412 L 20966 32850 20966 33080 3 0 0 0 -1 -1
4413 V 21500 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4414 P 21500 33300 21500 33500 1
4415 {
4416 T 21448 33285 5 8 1 1 90 0
4417 pin32=32
4418 }
4419 T 21500 32850 9 8 1 0 90 0
4420 RD
4421 L 21366 32840 21366 33070 3 0 0 0 -1 -1
4422 P 21800 33200 21800 33500 1
4423 {
4424 T 21748 33285 5 8 1 1 90 0
4425 pin31=31
4426 }
4427 T 21800 32675 9 8 1 0 90 0
4428 HOLD
4429 P 22100 33200 22100 33500 1
4430 {
4431 T 22048 33285 5 8 1 1 90 0
4432 pin30=30
4433 }
4434 T 22100 32675 9 8 1 0 90 0
4435 HLDA
4436 V 22400 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4437 P 22400 33300 22400 33500 1
4438 {
4439 T 22348 33285 5 8 1 1 90 0
4440 pin29=29
4441 }
4442 T 22400 32825 9 8 1 0 90 0
4443 WR
4444 L 22266 32805 22266 33070 3 0 0 0 -1 -1
4445 P 22700 33200 22700 33500 1
4446 {
4447 T 22648 33285 5 8 1 1 90 0
4448 pin28=28
4449 }
4450 T 22700 32725 9 8 1 0 90 0
4451 IO/M
4452 L 22566 32975 22566 33080 3 0 0 0 -1 -1
4453 P 23000 33200 23000 33500 1
4454 {
4455 T 22948 33285 5 8 1 1 90 0
4456 pin27=27
4457 }
4458 T 23000 32700 9 8 1 0 90 0
4459 DT/R
4460 L 22866 32995 22866 33080 3 0 0 0 -1 -1
4461 V 23300 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4462 P 23300 33300 23300 33500 1
4463 {
4464 T 23248 33285 5 8 1 1 90 0
4465 pin26=26
4466 }
4467 T 23300 32750 9 8 1 0 90 0
4468 DEN
4469 L 23166 32755 23166 33080 3 0 0 0 -1 -1
4470 P 23600 33200 23600 33500 1
4471 {
4472 T 23548 33285 5 8 1 1 90 0
4473 pin25=25
4474 }
4475 T 23600 32780 9 8 1 0 90 0
4476 ALE
4477 V 24000 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4478 P 24000 33300 24000 33500 1
4479 {
4480 T 23948 33285 5 8 1 1 90 0
4481 pin24=24
4482 }
4483 T 24000 32700 9 8 1 0 90 0
4484 INTA
4485 L 23866 32690 23866 33080 3 0 0 0 -1 -1
4486 V 24500 33250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4487 P 24500 33300 24500 33500 1
4488 {
4489 T 24448 33285 5 8 1 1 90 0
4490 pin23=23
4491 }
4492 T 24500 32650 9 8 1 0 90 0
4493 TEST
4494 L 24366 32630 24366 33080 3 0 0 0 -1 -1
4495 P 24800 33200 24800 33500 1
4496 {
4497 T 24748 33285 5 8 1 1 90 0
4498 pin22=22
4499 }
4500 T 24800 32550 9 8 1 0 90 0
4501 READY
4502 P 25200 33200 25200 33500 1
4503 {
4504 T 25148 33285 5 8 1 1 90 0
4505 pin21=21
4506 }
4507 T 25200 32550 9 8 1 0 90 0
4508 RESET
4509 B 18600 31200 6700 2000 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4510 T 18700 33800 5 10 0 0 90 0
4511 device=8088
4512 T 18550 31200 9 10 1 0 90 0
4513 8088
4514 ]
4515 C 20600 16100 1 0 0 EMBEDDEDdecon-1.sym
4516 [
4517 L 20600 16200 20750 16200 3 0 0 0 -1 -1
4518 L 20750 16200 20675 16100 3 0 0 0 -1 -1
4519 L 20675 16100 20600 16200 3 0 0 0 -1 -1
4520 T 20700 16400 5 10 0 0 0 0
4521 graphical=1
4522 T 21100 16700 5 10 0 0 0 0
4523 device=none
4524 ]
4525 C 20200 15300 1 0 0 EMBEDDEDin-1.sym
4526 [
4527 P 20600 15400 20800 15400 1
4528 L 20300 15400 20200 15500 6 0 0 0 -1 -1
4529 L 20300 15400 20200 15300 6 0 0 0 -1 -1
4530 L 20600 15400 20300 15400 6 0 0 0 -1 -1
4531 ]
4532 C 20900 14900 1 0 0 EMBEDDEDout-1.sym
4533 [
4534 P 20900 15000 21100 15000 1
4535 L 21100 15000 21500 15000 6 0 0 0 -1 -1
4536 L 21500 15000 21400 15100 6 0 0 0 -1 -1
4537 L 21500 15000 21400 14900 6 0 0 0 -1 -1
4538 ]
4539 C 22400 15500 1 0 0 EMBEDDEDvdd-1.sym
4540 [
4541 L 22400 15700 22800 15700 3 0 0 0 -1 -1
4542 T 22800 15800 5 10 0 1 0 0
4543 vdd=+5V
4544 T 22800 15800 5 10 0 0 0 0
4545 device=VDD
4546 T 22453 15549 9 8 1 0 0 0
4547 VDD
4548 P 22600 15700 22600 15900 1
4549 {
4550 T 22600 15700 5 6 0 1 0 0
4551 pin1=+5V
4552 }
4553 ]
4554 C 23400 16100 1 90 0 EMBEDDEDvdd-1.sym
4555 [
4556 L 23200 16100 23200 16500 3 0 0 0 -1 -1
4557 T 23100 16500 5 10 0 1 90 0
4558 vdd=+5V
4559 T 23100 16500 5 10 0 0 90 0
4560 device=VDD
4561 T 23351 16153 9 8 1 0 90 0
4562 VDD
4563 P 23200 16300 23000 16300 1
4564 {
4565 T 23200 16300 5 6 0 1 90 0
4566 pin1=+5V
4567 }
4568 ]
4569 C 22800 17500 1 180 0 EMBEDDEDvdd-1.sym
4570 [
4571 L 22800 17300 22400 17300 3 0 0 0 -1 -1
4572 T 22400 17200 5 10 0 1 180 0
4573 vdd=+5V
4574 T 22400 17200 5 10 0 0 180 0
4575 device=VDD
4576 T 22747 17451 9 8 1 0 180 0
4577 VDD
4578 P 22600 17300 22600 17100 1
4579 {
4580 T 22600 17300 5 6 0 1 180 0
4581 pin1=+5V
4582 }
4583 ]
4584 C 23300 17200 1 270 0 EMBEDDEDvdd-1.sym
4585 [
4586 L 23500 17200 23500 16800 3 0 0 0 -1 -1
4587 T 23600 16800 5 10 0 1 270 0
4588 vdd=+5V
4589 T 23600 16800 5 10 0 0 270 0
4590 device=VDD
4591 T 23349 17147 9 8 1 0 270 0
4592 VDD
4593 P 23500 17000 23700 17000 1
4594 {
4595 T 23500 17000 5 6 0 1 270 0
4596 pin1=+5V
4597 }
4598 ]
4599 C 21800 15900 1 90 0 EMBEDDEDgnd-1.sym
4600 [
4601 P 21700 16000 21500 16000 1
4602 {
4603 T 21389 16308 5 4 0 0 90 0
4604 pin1=GND
4605 }
4606 L 21700 15900 21700 16100 3 0 0 0 -1 -1
4607 T 21300 16300 5 10 0 0 90 0
4608 device=GND
4609 L 21750 15955 21750 16045 3 0 0 0 -1 -1
4610 L 21790 15980 21790 16020 3 0 0 0 -1 -1
4611 {
4612 T 21100 16300 5 10 0 0 90 0
4613 gnd=gnd
4614 }
4615 ]
4616 C 23400 15300 1 180 0 EMBEDDEDgnd-1.sym
4617 [
4618 P 23300 15200 23300 15000 1
4619 {
4620 T 22992 14889 5 4 0 0 180 0
4621 pin1=GND
4622 }
4623 L 23400 15200 23200 15200 3 0 0 0 -1 -1
4624 T 23000 14800 5 10 0 0 180 0
4625 device=GND
4626 L 23345 15250 23255 15250 3 0 0 0 -1 -1
4627 L 23320 15290 23280 15290 3 0 0 0 -1 -1
4628 {
4629 T 23000 14600 5 10 0 0 180 0
4630 gnd=gnd
4631 }
4632 ]
4633 C 22100 14800 1 270 0 EMBEDDEDgnd-1.sym
4634 [
4635 P 22200 14700 22400 14700 1
4636 {
4637 T 22511 14392 5 4 0 0 270 0
4638 pin1=GND
4639 }
4640 L 22200 14800 22200 14600 3 0 0 0 -1 -1
4641 T 22600 14400 5 10 0 0 270 0
4642 device=GND
4643 L 22150 14745 22150 14655 3 0 0 0 -1 -1
4644 L 22110 14720 22110 14680 3 0 0 0 -1 -1
4645 {
4646 T 22800 14400 5 10 0 0 270 0
4647 gnd=gnd
4648 }
4649 ]
4650 C 23200 14000 1 0 0 EMBEDDEDgnd-1.sym
4651 [
4652 P 23300 14100 23300 14300 1
4653 {
4654 T 23608 14411 5 4 0 0 0 0
4655 pin1=GND
4656 }
4657 L 23200 14100 23400 14100 3 0 0 0 -1 -1
4658 T 23600 14500 5 10 0 0 0 0
4659 device=GND
4660 L 23255 14050 23345 14050 3 0 0 0 -1 -1
4661 L 23280 14010 23320 14010 3 0 0 0 -1 -1
4662 {
4663 T 23600 14700 5 10 0 0 0 0
4664 gnd=gnd
4665 }
4666 ]
4667 C 18200 14800 1 0 0 EMBEDDEDinductor-1.sym
4668 [
4669 P 19100 14900 18950 14900 1
4670 {
4671 T 19000 14950 5 8 0 1 0 0
4672 pin2=2
4673 }
4674 P 18200 14900 18350 14900 1
4675 {
4676 T 18300 14950 5 8 0 1 0 0
4677 pin1=1
4678 }
4679 A 18437 14900 75 0 180 3 0 0 0 -1 -1
4680 A 18579 14900 75 0 180 3 0 0 0 -1 -1
4681 A 18721 14900 75 0 180 3 0 0 0 -1 -1
4682 A 18863 14900 75 0 180 3 0 0 0 -1 -1
4683 T 18900 15000 5 10 0 0 0 0
4684 device=INDUCTOR
4685 L 18938 14900 18950 14900 3 0 0 0 -1 -1
4686 L 18350 14900 18362 14900 3 0 0 0 -1 -1
4687 A 18508 14900 4 -180 180 3 0 0 0 -1 -1
4688 A 18650 14900 4 -180 180 3 0 0 0 -1 -1
4689 A 18792 14900 4 -180 180 3 0 0 0 -1 -1
4690 ]
4691 C 18900 14300 1 0 0 EMBEDDEDvoltage-1.sym
4692 [
4693 P 18900 14500 19100 14500 1
4694 {
4695 T 19000 14550 5 8 0 1 0 0
4696 pin1=1
4697 }
4698 P 19800 14500 19600 14500 1
4699 {
4700 T 19600 14550 5 8 0 1 0 0
4701 pin2=2
4702 }
4703 V 19350 14500 200 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4704 T 19500 15300 5 10 0 0 0 0
4705 device=VOLTAGE SOURCE
4706 L 19100 14500 19150 14500 3 0 0 0 -1 -1
4707 L 19550 14500 19600 14500 3 0 0 0 -1 -1
4708 A 19300 14500 50 0 180 3 0 0 0 -1 -1
4709 A 19400 14500 50 180 180 3 0 0 0 -1 -1
4710 ]
4711 C 20000 13900 1 0 0 EMBEDDEDcurrent-1.sym
4712 [
4713 P 20000 14100 20200 14100 1
4714 {
4715 T 20100 14150 5 8 0 1 0 0
4716 pin1=1
4717 }
4718 P 20900 14100 20700 14100 1
4719 {
4720 T 20700 14150 5 8 0 1 0 0
4721 pin2=2
4722 }
4723 V 20450 14100 200 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4724 T 20600 14900 5 10 0 0 0 0
4725 device=CURRENT SOURCE
4726 L 20200 14100 20250 14100 3 0 0 0 -1 -1
4727 L 20650 14100 20700 14100 3 0 0 0 -1 -1
4728 L 20350 14100 20550 14100 3 0 0 0 -1 -1
4729 L 20550 14100 20500 14150 3 0 0 0 -1 -1
4730 L 20550 14100 20500 14050 3 0 0 0 -1 -1
4731 ]
4732 C 17600 12000 0 0 0 EMBEDDEDtitle-D.sym
4733 [
4734 B 17600 12000 34000 22000 15 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4735 T 44000 13700 5 10 0 0 0 0
4736 graphical=1
4737 L 47600 12600 47600 12000 15 0 0 0 -1 -1
4738 T 44100 12400 15 8 1 0 0 0
4739 FILE:
4740 T 47700 12400 15 8 1 0 0 0
4741 REVISION:
4742 T 47700 12100 15 8 1 0 0 0
4743 DRAWN BY:
4744 T 44100 12100 15 8 1 0 0 0
4745 PAGE
4746 T 45800 12100 15 8 1 0 0 0
4747 OF
4748 T 44100 12700 15 8 1 0 0 0
4749 TITLE
4750 B 44000 12000 7600 1400 15 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4751 L 44000 12600 51600 12600 15 0 0 0 -1 -1
4752 ]
4753 C 28600 16600 1 0 0 EMBEDDED7400-1.sym
4754 [
4755 L 28900 16800 28900 17400 3 0 0 0 -1 -1
4756 T 28900 16600 9 8 1 0 0 0
4757 7400
4758 L 28900 17400 29300 17400 3 0 0 0 -1 -1
4759 T 29100 17500 5 10 0 0 0 0
4760 device=7400
4761 T 29100 17700 5 10 0 0 0 0
4762 slot=1
4763 T 29100 17900 5 10 0 0 0 0
4764 numslots=4
4765 T 29100 18100 5 10 0 0 0 0
4766 slot1=1,2,3
4767 T 29100 18300 5 10 0 0 0 0
4768 slot2=4,5,6
4769 T 29100 18500 5 10 0 0 0 0
4770 slot3=9,10,8
4771 T 29100 18700 5 10 0 0 0 0
4772 slot4=12,13,11
4773 L 28900 16800 29300 16800 3 0 0 0 -1 -1
4774 A 29300 17100 300 -90 180 3 0 0 0 -1 -1
4775 V 29650 17100 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4776 P 29700 17100 29900 17100 1
4777 {
4778 T 29685 17150 5 8 1 1 0 0
4779 pin3=3
4780 }
4781 P 28900 16900 28600 16900 1
4782 {
4783 T 28700 16950 5 8 1 1 0 0
4784 pin2=2
4785 }
4786 P 28900 17300 28600 17300 1
4787 {
4788 T 28700 17350 5 8 1 1 0 0
4789 pin1=1
4790 }
4791 ]
4792 C 27600 17700 1 0 0 EMBEDDED7400-2.sym
4793 [
4794 L 27860 17900 28200 17900 3 0 0 0 -1 -1
4795 L 27860 18500 28200 18500 3 0 0 0 -1 -1
4796 T 28000 18600 5 10 0 0 0 0
4797 device=7400
4798 T 28000 18800 5 10 0 0 0 0
4799 numslots=4
4800 T 28000 19000 5 10 0 0 0 0
4801 slot1=1,2,3
4802 T 28000 19200 5 10 0 0 0 0
4803 slot2=4,5,6
4804 T 28000 19400 5 10 0 0 0 0
4805 slot3=9,10,8
4806 T 28000 19600 5 10 0 0 0 0
4807 slot4=12,13,11
4808 T 27900 17700 9 8 1 0 0 0
4809 7400
4810 A 27600 18200 400 -48 97 3 0 0 0 -1 -1
4811 V 27850 18400 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4812 V 27850 18000 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4813 P 28588 18200 28900 18200 1
4814 {
4815 T 28673 18250 5 8 1 1 0 0
4816 pin3=3
4817 }
4818 P 27800 18400 27600 18400 1
4819 {
4820 T 27700 18450 5 8 1 1 0 0
4821 pin1=1
4822 }
4823 P 27800 18000 27600 18000 1
4824 {
4825 T 27700 18050 5 8 1 1 0 0
4826 pin2=2
4827 }
4828 A 28200 18300 400 270 76 3 0 0 0 -1 -1
4829 A 28200 18100 400 90 -76 3 0 0 0 -1 -1
4830 ]
4831 C 42700 24100 1 0 0 EMBEDDED74139-2.sym
4832 [
4833 V 42950 25500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4834 P 42700 25500 42900 25500 1
4835 {
4836 T 42770 25550 5 8 1 1 0 0
4837 pin1=1
4838 }
4839 T 43060 25500 9 8 1 0 0 0
4840 G
4841 P 42700 25200 43000 25200 1
4842 {
4843 T 42770 25250 5 8 1 1 0 0
4844 pin2=2
4845 }
4846 T 43060 25200 9 8 1 0 0 0
4847 A
4848 P 42700 24900 43000 24900 1
4849 {
4850 T 42770 24950 5 8 1 1 0 0
4851 pin3=3
4852 }
4853 T 43060 24900 9 8 1 0 0 0
4854 B
4855 V 44450 25500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4856 P 44500 25500 44700 25500 1
4857 {
4858 T 44500 25550 5 8 1 1 0 0
4859 pin4=4
4860 }
4861 T 44160 25500 9 8 1 0 0 0
4862 Y0
4863 V 44450 25200 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4864 P 44500 25200 44700 25200 1
4865 {
4866 T 44500 25250 5 8 1 1 0 0
4867 pin5=5
4868 }
4869 T 44160 25200 9 8 1 0 0 0
4870 Y1
4871 V 44450 24900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4872 P 44500 24900 44700 24900 1
4873 {
4874 T 44500 24950 5 8 1 1 0 0
4875 pin6=6
4876 }
4877 T 44160 24900 9 8 1 0 0 0
4878 Y2
4879 V 44450 24600 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4880 P 44500 24600 44700 24600 1
4881 {
4882 T 44500 24650 5 8 1 1 0 0
4883 pin7=7
4884 }
4885 T 44160 24600 9 8 1 0 0 0
4886 Y3
4887 T 43000 25840 9 10 1 0 0 0
4888 74139
4889 B 43000 24300 1400 1500 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4890 T 43900 26700 5 10 0 0 0 0
4891 device=74139
4892 T 43900 25900 5 10 0 0 0 0
4893 slot=1
4894 T 43900 26100 5 10 0 0 0 0
4895 numslots=2
4896 T 43900 26300 5 10 0 0 0 0
4897 slot1=1,2,3,4,5,6,7
4898 T 43900 26500 5 10 0 0 0 0
4899 slot2=15,14,13,12,11,10,9
4900 ]
4901 C 47300 19400 1 0 0 EMBEDDED74273-1.sym
4902 [
4903 P 47300 19500 47600 19500 1
4904 {
4905 T 47400 19550 5 8 1 1 0 0
4906 pin11=11
4907 }
4908 T 47760 19500 9 8 1 0 0 0
4909 CLK
4910 P 47300 22500 47600 22500 1
4911 {
4912 T 47400 22550 5 8 1 1 0 0
4913 pin3=3
4914 }
4915 T 47660 22500 9 8 1 0 0 0
4916 D0
4917 P 47300 22200 47600 22200 1
4918 {
4919 T 47400 22250 5 8 1 1 0 0
4920 pin4=4
4921 }
4922 T 47660 22200 9 8 1 0 0 0
4923 D1
4924 P 47300 21900 47600 21900 1
4925 {
4926 T 47400 21950 5 8 1 1 0 0
4927 pin7=7
4928 }
4929 T 47660 21900 9 8 1 0 0 0
4930 D2
4931 P 47300 21600 47600 21600 1
4932 {
4933 T 47400 21650 5 8 1 1 0 0
4934 pin8=8
4935 }
4936 T 47660 21600 9 8 1 0 0 0
4937 D3
4938 P 47300 21300 47600 21300 1
4939 {
4940 T 47400 21350 5 8 1 1 0 0
4941 pin13=13
4942 }
4943 T 47660 21300 9 8 1 0 0 0
4944 D4
4945 P 47300 21000 47600 21000 1
4946 {
4947 T 47400 21050 5 8 1 1 0 0
4948 pin14=14
4949 }
4950 T 47660 21000 9 8 1 0 0 0
4951 D5
4952 P 47300 20700 47600 20700 1
4953 {
4954 T 47400 20750 5 8 1 1 0 0
4955 pin17=17
4956 }
4957 T 47660 20700 9 8 1 0 0 0
4958 D6
4959 P 47300 20400 47600 20400 1
4960 {
4961 T 47400 20450 5 8 1 1 0 0
4962 pin18=18
4963 }
4964 T 47660 20400 9 8 1 0 0 0
4965 D7
4966 V 47550 19800 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
4967 P 47300 19800 47500 19800 1
4968 {
4969 T 47400 19850 5 8 1 1 0 0
4970 pin1=1
4971 }
4972 T 47660 19800 9 8 1 0 0 0
4973 RESET
4974 P 49000 22500 49300 22500 1
4975 {
4976 T 49085 22550 5 8 1 1 0 0
4977 pin2=2
4978 }
4979 T 48760 22500 9 8 1 0 0 0
4980 Q0
4981 P 49000 22200 49300 22200 1
4982 {
4983 T 49085 22250 5 8 1 1 0 0
4984 pin5=5
4985 }
4986 T 48760 22200 9 8 1 0 0 0
4987 Q1
4988 P 49000 21900 49300 21900 1
4989 {
4990 T 49085 21950 5 8 1 1 0 0
4991 pin6=6
4992 }
4993 T 48760 21900 9 8 1 0 0 0
4994 Q2
4995 P 49000 21600 49300 21600 1
4996 {
4997 T 49085 21650 5 8 1 1 0 0
4998 pin9=9
4999 }
5000 T 48760 21600 9 8 1 0 0 0
5001 Q3
5002 P 49000 21300 49300 21300 1
5003 {
5004 T 49085 21350 5 8 1 1 0 0
5005 pin12=12
5006 }
5007 T 48760 21300 9 8 1 0 0 0
5008 Q4
5009 P 49000 21000 49300 21000 1
5010 {
5011 T 49085 21050 5 8 1 1 0 0
5012 pin15=15
5013 }
5014 T 48760 21000 9 8 1 0 0 0
5015 Q5
5016 P 49000 20700 49300 20700 1
5017 {
5018 T 49085 20750 5 8 1 1 0 0
5019 pin16=16
5020 }
5021 T 48760 20700 9 8 1 0 0 0
5022 Q6
5023 P 49000 20400 49300 20400 1
5024 {
5025 T 49085 20450 5 8 1 1 0 0
5026 pin19=19
5027 }
5028 T 48760 20400 9 8 1 0 0 0
5029 Q7
5030 T 47600 22840 9 10 1 0 0 0
5031 74273
5032 B 47600 19300 1400 3500 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5033 T 49200 22800 5 10 0 0 0 0
5034 device=74273
5035 L 47600 19600 47700 19500 3 0 0 0 -1 -1
5036 L 47600 19400 47700 19500 3 0 0 0 -1 -1
5037 ]
5038 C 33500 19300 1 0 0 EMBEDDED74109-1.sym
5039 [
5040 L 33800 20500 33900 20400 3 0 0 0 -1 -1
5041 L 33900 20400 33800 20300 3 0 0 0 -1 -1
5042 T 33900 20500 9 8 1 0 0 0
5043 CLK
5044 T 34600 20900 9 8 1 0 0 0
5045 Q
5046 T 33900 20900 9 8 1 0 0 0
5047 J
5048 T 34600 19900 9 8 1 0 0 0
5049 Q
5050 T 34400 19400 9 8 1 0 0 0
5051 74109
5052 B 33800 19600 1000 1600 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5053 T 35300 21100 5 10 0 0 0 0
5054 device=74109
5055 T 35300 20300 5 10 0 0 0 0
5056 slot=1
5057 T 35300 20500 5 10 0 0 0 0
5058 numslots=2
5059 T 35300 20700 5 10 0 0 0 0
5060 slot1=1,2,3,4,5,6,7
5061 T 35300 20900 5 10 0 0 0 0
5062 slot2=15,14,13,12,11,10,9
5063 T 34156 19699 9 8 1 0 0 0
5064 CLR
5065 T 34156 21001 9 8 1 0 0 0
5066 PRE
5067 P 33800 20400 33500 20400 1
5068 {
5069 T 33570 20450 5 8 1 1 0 0
5070 pin4=4
5071 }
5072 P 33800 20900 33500 20900 1
5073 {
5074 T 33570 20950 5 8 1 1 0 0
5075 pin2=2
5076 }
5077 P 33500 19900 33700 19900 1
5078 {
5079 T 33570 19950 5 8 1 1 0 0
5080 pin3=3
5081 }
5082 P 35100 20900 34800 20900 1
5083 {
5084 T 34885 20950 5 8 1 1 0 0
5085 pin6=6
5086 }
5087 P 34300 21300 34300 21500 1
5088 {
5089 T 34100 21300 5 8 1 1 0 0
5090 pin5=5
5091 }
5092 P 34300 19300 34300 19500 1
5093 {
5094 T 34100 19400 5 8 1 1 0 0
5095 pin1=1
5096 }
5097 P 34900 19900 35100 19900 1
5098 {
5099 T 34900 19950 5 8 1 1 0 0
5100 pin7=7
5101 }
5102 V 34850 19900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5103 V 34300 21250 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5104 V 34300 19550 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5105 V 33750 19900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5106 T 33900 19900 9 8 1 0 0 0
5107 K
5108 ]
5109 C 19000 25100 1 0 0 EMBEDDEDidt7204-1.sym
5110 [
5111 P 19000 27400 19300 27400 1
5112 {
5113 T 19100 27450 5 8 1 1 0 0
5114 pin24=24
5115 }
5116 T 19360 27400 9 8 1 0 0 0
5117 D7
5118 P 19000 27700 19300 27700 1
5119 {
5120 T 19100 27750 5 8 1 1 0 0
5121 pin25=25
5122 }
5123 T 19360 27700 9 8 1 0 0 0
5124 D6
5125 P 19000 28000 19300 28000 1
5126 {
5127 T 19100 28050 5 8 1 1 0 0
5128 pin26=26
5129 }
5130 P 19000 28300 19300 28300 1
5131 {
5132 T 19100 28350 5 8 1 1 0 0
5133 pin27=27
5134 }
5135 T 19360 28300 9 8 1 0 0 0
5136 D4
5137 P 19000 28600 19300 28600 1
5138 {
5139 T 19100 28650 5 8 1 1 0 0
5140 pin3=3
5141 }
5142 T 19360 28600 9 8 1 0 0 0
5143 D3
5144 P 19000 28900 19300 28900 1
5145 {
5146 T 19100 28950 5 8 1 1 0 0
5147 pin4=4
5148 }
5149 T 19360 28900 9 8 1 0 0 0
5150 D2
5151 P 19000 29200 19300 29200 1
5152 {
5153 T 19100 29250 5 8 1 1 0 0
5154 pin5=5
5155 }
5156 T 19360 29200 9 8 1 0 0 0
5157 D1
5158 P 19000 29500 19300 29500 1
5159 {
5160 T 19100 29550 5 8 1 1 0 0
5161 pin6=6
5162 }
5163 T 19360 29500 9 8 1 0 0 0
5164 D0
5165 P 21300 29500 21600 29500 1
5166 {
5167 T 21385 29550 5 8 1 1 0 0
5168 pin9=9
5169 }
5170 T 21060 29500 9 8 1 0 0 0
5171 Q0
5172 P 21300 29200 21600 29200 1
5173 {
5174 T 21385 29250 5 8 1 1 0 0
5175 pin10=10
5176 }
5177 T 21060 29200 9 8 1 0 0 0
5178 Q1
5179 P 21300 28900 21600 28900 1
5180 {
5181 T 21385 28950 5 8 1 1 0 0
5182 pin11=11
5183 }
5184 T 21060 28900 9 8 1 0 0 0
5185 Q2
5186 T 19360 26500 9 8 1 0 0 0
5187 W
5188 P 19000 27100 19300 27100 1
5189 {
5190 T 19100 27150 5 8 1 1 0 0
5191 pin2=2
5192 }
5193 T 19360 27100 9 8 1 0 0 0
5194 D8
5195 V 19250 26500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5196 P 19000 26500 19200 26500 1
5197 {
5198 T 19100 26550 5 8 1 1 0 0
5199 pin1=1
5200 }
5201 V 19250 25310 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5202 P 19000 25300 19200 25300 1
5203 {
5204 T 19100 25350 5 8 1 1 0 0
5205 pin7=7
5206 }
5207 T 19360 25300 9 8 1 0 0 0
5208 XI
5209 P 21300 27400 21600 27400 1
5210 {
5211 T 21385 27450 5 8 1 1 0 0
5212 pin19=19
5213 }
5214 T 21060 27400 9 8 1 0 0 0
5215 D7
5216 P 21300 27700 21600 27700 1
5217 {
5218 T 21385 27750 5 8 1 1 0 0
5219 pin18=18
5220 }
5221 T 21060 27700 9 8 1 0 0 0
5222 D6
5223 P 21300 28000 21600 28000 1
5224 {
5225 T 21385 28050 5 8 1 1 0 0
5226 pin17=17
5227 }
5228 T 21060 28000 9 8 1 0 0 0
5229 D5
5230 P 21300 28300 21600 28300 1
5231 {
5232 T 21385 28350 5 8 1 1 0 0
5233 pin16=16
5234 }
5235 T 21060 28300 9 8 1 0 0 0
5236 D4
5237 P 21300 28600 21600 28600 1
5238 {
5239 T 21385 28650 5 8 1 1 0 0
5240 pin12=12
5241 }
5242 T 21060 28600 9 8 1 0 0 0
5243 D3
5244 T 19400 29750 9 10 1 0 0 0
5245 IDT7204
5246 B 19300 25100 2000 4600 3 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5247 T 21300 29800 5 10 0 0 0 0
5248 device=IDT7204
5249 P 21300 27100 21600 27100 1
5250 {
5251 T 21385 27150 5 8 1 1 0 0
5252 pin13=13
5253 }
5254 T 21060 27100 9 8 1 0 0 0
5255 D8
5256 V 21350 26500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5257 P 21400 26500 21600 26500 1
5258 {
5259 T 21400 26550 5 8 1 1 0 0
5260 pin15=15
5261 }
5262 T 21160 26500 9 8 1 0 0 0
5263 R
5264 T 19360 28000 9 8 1 0 0 0
5265 D5
5266 V 21350 25900 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5267 V 21350 25600 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5268 V 21350 25300 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5269 T 21060 25900 9 8 1 0 0 0
5270 EF
5271 T 20760 25300 9 8 1 0 0 0
5272 XO/HF
5273 T 21060 25600 9 8 1 0 0 0
5274 FF
5275 V 19250 25610 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5276 P 19000 25600 19200 25600 1
5277 {
5278 T 19015 25650 5 8 1 1 0 0
5279 pin22=22
5280 }
5281 T 19360 25600 9 8 1 0 0 0
5282 RS
5283 V 19250 25910 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
5284 P 19000 25900 19200 25900 1
5285 {
5286 T 19015 25950 5 8 1 1 0 0
5287 pin23=23
5288 }
5289 T 19360 25900 9 8 1 0 0 0
5290 FL/RT
5291 P 21400 25900 21600 25900 1
5292 {
5293 T 21400 25950 5 8 1 1 0 0
5294 pin21=21
5295 }
5296 P 21400 25600 21600 25600 1
5297 {
5298 T 21400 25650 5 8 1 1 0 0
5299 pin8=8
5300 }
5301 P 21400 25300 21600 25300 1
5302 {
5303 T 21400 25350 5 8 1 1 0 0
5304 pin20=20
5305 }
5306 ]
5307 T 27900 29200 9 40 1 0 0 0
5308 EMBEDDED COMPONENTS!