symbols/verilog/xor6-1.sym

   1 v 20031231 1
   2 L 400 900 600 900 3 0 0 0 -1 -1
   3 L 400 300 600 300 3 0 0 0 -1 -1
   4 A 40 600 400 312 97 3 0 0 0 -1 -1
   5 A 140 600 400 312 97 3 0 0 0 -1 -1
   6 A 600 700 400 270 76 3 0 0 0 -1 -1
   7 A 600 500 400 14 76 3 0 0 0 -1 -1
   8 L 300 900 300 1200 3 0 0 0 -1 -1
   9 L 300 300 300 0 3 0 0 0 -1 -1
  10 P 1000 600 1300 600 1 0 1
  11 {
  12 T 1000 600 5 8 0 0 0 0 1
  13 pinnumber=OUT
  14 T 1000 600 5 8 0 0 0 0 1
  15 pinseq=1
  16 }
  17 P 300 100 0 100 1 0 1
  18 {
  19 T 300 100 5 8 0 0 0 0 1
  20 pinnumber=IN0
  21 T 300 100 5 8 0 0 0 0 1
  22 pinseq=2
  23 }
  24 P 300 300 0 300 1 0 1
  25 {
  26 T 300 300 5 8 0 0 0 0 1
  27 pinnumber=IN1
  28 T 300 300 5 8 0 0 0 0 1
  29 pinseq=3
  30 }
  31 P 300 500 0 500 1 0 1
  32 {
  33 T 300 500 5 8 0 0 0 0 1
  34 pinnumber=IN2
  35 T 300 500 5 8 0 0 0 0 1
  36 pinseq=4
  37 }
  38 P 300 700 0 700 1 0 1
  39 {
  40 T 300 700 5 8 0 0 0 0 1
  41 pinnumber=IN3
  42 T 300 700 5 8 0 0 0 0 1
  43 pinseq=5
  44 }
  45 P 300 900 0 900 1 0 1
  46 {
  47 T 300 900 5 8 0 0 0 0 1
  48 pinnumber=IN4
  49 T 300 900 5 8 0 0 0 0 1
  50 pinseq=6
  51 }
  52 P 300 1100 0 1100 1 0 1
  53 {
  54 T 300 1100 5 8 0 0 0 0 1
  55 pinnumber=IN5
  56 T 300 1100 5 8 0 0 0 0 1
  57 pinseq=7
  58 }
  59 T 400 200 5 10 1 1 0 2 1
  60 refdes=U?
  61 T 400 100 5 8 0 0 0 0 1
  62 device=xor
  63 T 400 200 5 8 0 0 0 0 1
  64 VERILOG_PORTS=POSITIONAL