symbols/4000/4011-1.sym

   1 v 20040710 1
   2 P 0 700 300 700 1 0 0
   3 {
   4 T 200 750 5 8 1 1 0 6 1
   5 pinnumber=1
   6 T 200 650 5 8 0 1 0 8 1
   7 pinseq=1
   8 T 350 700 5 8 0 1 0 2 1
   9 pintype=in
  10 T 350 700 9 8 0 1 0 0 1
  11 pinlabel=A
  12 }
  13 P 0 300 300 300 1 0 0
  14 {
  15 T 200 350 5 8 1 1 0 6 1
  16 pinnumber=2
  17 T 200 250 5 8 0 1 0 8 1
  18 pinseq=2
  19 T 350 300 5 8 0 1 0 2 1
  20 pintype=in
  21 T 350 300 9 8 0 1 0 0 1
  22 pinlabel=B
  23 }
  24 P 1100 500 1300 500 1 0 1
  25 {
  26 T 1100 550 5 8 1 1 0 0 1
  27 pinnumber=3
  28 T 1100 450 5 8 0 1 0 2 1
  29 pinseq=3
  30 T 950 500 5 8 0 1 0 8 1
  31 pintype=out
  32 T 950 500 9 8 0 1 0 6 1
  33 pinlabel=Y
  34 }
  35 T 1700 700 5 10 0 0 0 0 1
  36 net=VDD:14
  37 T 1700 900 5 10 0 0 0 0 1
  38 net=VSS:7
  39 T 1700 1100 5 10 0 0 0 0 1
  40 device=4011
  41 T 1700 1500 5 10 0 0 0 0 1
  42 numslots=4
  43 T 1700 1700 5 10 0 0 0 0 1
  44 slotdef=1:1,2,3
  45 T 1700 1900 5 10 0 0 0 0 1
  46 slotdef=2:5,6,4
  47 T 1700 2100 5 10 0 0 0 0 1
  48 slotdef=3:9,8,10
  49 T 1700 2300 5 10 0 0 0 0 1
  50 slotdef=4:13,12,11
  51 V 1050 500 50 6 0 0 0 -1 -1 0 -1 -1 -1 -1 -1
  52 T 1700 1300 5 10 0 0 0 0 1
  53 slot=1
  54 T 1700 2500 5 10 0 0 0 0 1
  55 footprint=DIP14
  56 T 1700 2700 5 10 0 0 0 0 1
  57 description=4 NAND-gates with 2 inputs
  58 T 300 0 9 8 1 0 0 0 1
  59 4011
  60 L 300 200 300 800 3 0 0 0 -1 -1
  61 L 300 800 700 800 3 0 0 0 -1 -1
  62 L 300 200 700 200 3 0 0 0 -1 -1
  63 A 700 500 300 270 180 3 0 0 0 -1 -1
  64 T 300 900 8 10 1 1 0 0 1
  65 refdes=U?
  66 T 1700 2900 5 10 0 0 0 0 1
  67 symversion=1.0