symbols/verilog/xnor8-1.sym

   1 v 20031231 2
   2 L 400 1100 600 1100 3 0 0 0 -1 -1
   3 L 400 500 600 500 3 0 0 0 -1 -1
   4 A 40 800 400 312 97 3 0 0 0 -1 -1
   5 A 140 800 400 312 97 3 0 0 0 -1 -1
   6 A 600 900 400 270 76 3 0 0 0 -1 -1
   7 A 600 700 400 14 76 3 0 0 0 -1 -1
   8 L 300 1100 300 1600 3 0 0 0 -1 -1
   9 L 300 500 300 0 3 0 0 0 -1 -1
  10 V 1050 800 50 6 0 0 0 -1 -1 0 0 -1 -1 -1 -1
  11 P 1100 800 1300 800 1 0 1
  12 {
  13 T 1000 800 5 8 0 0 0 0 1
  14 pinnumber=OUT
  15 T 1000 800 5 8 0 0 0 0 1
  16 pinseq=1
  17 }
  18 P 300 100 0 100 1 0 1
  19 {
  20 T 300 100 5 8 0 0 0 0 1
  21 pinnumber=IN0
  22 T 300 100 5 8 0 0 0 0 1
  23 pinseq=2
  24 }
  25 P 300 300 0 300 1 0 1
  26 {
  27 T 300 300 5 8 0 0 0 0 1
  28 pinnumber=IN1
  29 T 300 300 5 8 0 0 0 0 1
  30 pinseq=3
  31 }
  32 P 300 500 0 500 1 0 1
  33 {
  34 T 300 500 5 8 0 0 0 0 1
  35 pinnumber=IN2
  36 T 300 500 5 8 0 0 0 0 1
  37 pinseq=4
  38 }
  39 P 300 700 0 700 1 0 1
  40 {
  41 T 300 700 5 8 0 0 0 0 1
  42 pinnumber=IN3
  43 T 300 700 5 8 0 0 0 0 1
  44 pinseq=5
  45 }
  46 P 300 900 0 900 1 0 1
  47 {
  48 T 300 900 5 8 0 0 0 0 1
  49 pinnumber=IN4
  50 T 300 900 5 8 0 0 0 0 1
  51 pinseq=6
  52 }
  53 P 300 1100 0 1100 1 0 1
  54 {
  55 T 300 1100 5 8 0 0 0 0 1
  56 pinnumber=IN5
  57 T 300 1100 5 8 0 0 0 0 1
  58 pinseq=7
  59 }
  60 P 300 1300 0 1300 1 0 1
  61 {
  62 T 300 1300 5 8 0 0 0 0 1
  63 pinnumber=IN6
  64 T 300 1300 5 8 0 0 0 0 1
  65 pinseq=8
  66 }
  67 P 300 1500 0 1500 1 0 1
  68 {
  69 T 300 1500 5 8 0 0 0 0 1
  70 pinnumber=IN7
  71 T 300 1500 5 8 0 0 0 0 1
  72 pinseq=9
  73 }
  74 T 400 400 5 10 1 1 0 2 1
  75 refdes=U?
  76 T 400 100 5 8 0 0 0 0 1
  77 device=xnor
  78 T 400 200 5 8 0 0 0 0 1
  79 VERILOG_PORTS=POSITIONAL