symbols/verilog/not-1.sym

   1 v 20031231 2
   2 L 300 800 800 500 3 0 0 0 -1 -1
   3 L 800 500 300 200 3 0 0 0 -1 -1
   4 L 300 800 300 500 3 0 0 0 -1 -1
   5 L 300 500 300 200 3 0 0 0 -1 -1
   6 V 850 500 50 6 0 0 0 -1 -1 0 0 -1 -1 -1 -1
   7 P 1100 500 900 500 1 0 0
   8 {
   9 T 915 550 5 8 0 1 0 0 1
  10 pinnumber=OUT
  11 T 915 550 5 8 0 0 0 0 1
  12 pinseq=1
  13 }
  14 P 300 500 0 500 1 0 1
  15 {
  16 T 100 550 5 8 0 1 0 0 1
  17 pinnumber=IN
  18 T 100 550 5 8 0 0 0 0 1
  19 pinseq=2
  20 }
  21 T 200 900 2 10 0 0 0 0 1
  22 VERILOG_PORTS=POSITIONAL
  23 T 200 1000 2 10 0 0 0 0 1
  24 device=not
  25 T 500 300 5 10 1 1 0 2 1
  26 refdes=U?