soc/intel/skylake: Do cache as ram and prepare for C entry
[coreboot.git] / util / superiotool / 
treec7289c09c3dba84384f1fc51aeb283a3540a9021
drwxr-xr-x   ..
-rw-r--r-- 17987 COPYING
-rw-r--r-- 2311 Makefile
-rw-r--r-- 3583 README
-rw-r--r-- 2735 ali.c
-rw-r--r-- 2980 amd.c
-rw-r--r-- 2625 exar.c
-rw-r--r-- 17151 fintek.c
-rw-r--r-- 2159 infineon.c
-rw-r--r-- 39898 ite.c
-rw-r--r-- 23204 nsc.c
-rw-r--r-- 23481 nuvoton.c
-rw-r--r-- 996 pci.c
-rw-r--r-- 3136 serverengines.c
-rw-r--r-- 29345 smsc.c
-rw-r--r-- 3738 superiotool.8
-rw-r--r-- 7438 superiotool.c
-rw-r--r-- 8256 superiotool.h
-rw-r--r-- 2494 via.c
-rw-r--r-- 31517 winbond.c