src/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2012 Alexandru Gagniuc <mr.nuke.me@gmail.com>
   5 ## Copyright (C) 2009-2010 coresystems GmbH
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; version 2 of the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16
  17 mainmenu "coreboot configuration"
  18
  19 menu "General setup"
  20
  21 config LOCALVERSION
  22         string "Local version string"
  23         help
  24           Append an extra string to the end of the coreboot version.
  25
  26           This can be useful if, for instance, you want to append the
  27           respective board's hostname or some other identifying string to
  28           the coreboot version number, so that you can easily distinguish
  29           boot logs of different boards from each other.
  30
  31 config CBFS_PREFIX
  32         string "CBFS prefix to use"
  33         default "fallback"
  34         help
  35           Select the prefix to all files put into the image. It's "fallback"
  36           by default, "normal" is a common alternative.
  37
  38 config COMMON_CBFS_SPI_WRAPPER
  39         bool
  40         default n
  41         depends on SPI_FLASH
  42         depends on !ARCH_X86
  43         help
  44          Use common wrapper to interface CBFS to SPI bootrom.
  45
  46 config MULTIPLE_CBFS_INSTANCES
  47         bool "Multiple CBFS instances in the bootrom"
  48         default n
  49         help
  50           Account for the firmware image containing more than one CBFS
  51           instance. Locations of instances are known at build time and are
  52           communicated between coreboot stages to make sure the next stage is
  53           loaded from the appropriate instance.
  54
  55 choice
  56         prompt "Compiler to use"
  57         default COMPILER_GCC
  58         help
  59           This option allows you to select the compiler used for building
  60           coreboot.
  61           You must build the coreboot crosscompiler for the board that you
  62           have selected.
  63
  64           To build all the GCC crosscompilers (takes a LONG time), run:
  65             make crossgcc
  66
  67           For help on individual architectures, run the command:
  68             make help_toolchain
  69
  70 config COMPILER_GCC
  71         bool "GCC"
  72         help
  73           Use the GNU Compiler Collection (GCC) to build coreboot.
  74
  75           For details see http://gcc.gnu.org.
  76
  77 config COMPILER_LLVM_CLANG
  78         bool "LLVM/clang (TESTING ONLY - Not currently working)"
  79         help
  80           Use LLVM/clang to build coreboot.  To use this, you must build the
  81           coreboot version of the clang compiler.  Run the command
  82             make clang
  83           Note that this option is not currently working correctly and should
  84           really only be selected if you're trying to work on getting clang
  85           operational.
  86
  87           For details see http://clang.llvm.org.
  88
  89 endchoice
  90
  91 config ANY_TOOLCHAIN
  92         bool "Allow building with any toolchain"
  93         default n
  94         depends on COMPILER_GCC
  95         help
  96           Many toolchains break when building coreboot since it uses quite
  97           unusual linker features. Unless developers explicitely request it,
  98           we'll have to assume that they use their distro compiler by mistake.
  99           Make sure that using patched compilers is a conscious decision.
 100
 101 config CCACHE
 102         bool "Use ccache to speed up (re)compilation"
 103         default n
 104         help
 105           Enables the use of ccache for faster builds.
 106
 107           Requires the ccache utility in your system $PATH.
 108
 109           For details see https://ccache.samba.org.
 110
 111 config FMD_GENPARSER
 112         bool "Generate flashmap descriptor parser using flex and bison"
 113         default n
 114         help
 115           Enable this option if you are working on the flashmap descriptor
 116           parser and made changes to fmd_scanner.l or fmd_parser.y.
 117
 118           Otherwise, say N to use the provided pregenerated scanner/parser.
 119
 120 config SCONFIG_GENPARSER
 121         bool "Generate SCONFIG parser using flex and bison"
 122         default n
 123         help
 124           Enable this option if you are working on the sconfig device tree
 125           parser and made changes to sconfig.l or sconfig.y.
 126
 127           Otherwise, say N to use the provided pregenerated scanner/parser.
 128
 129 config USE_OPTION_TABLE
 130         bool "Use CMOS for configuration values"
 131         default n
 132         depends on HAVE_OPTION_TABLE
 133         help
 134           Enable this option if coreboot shall read options from the "CMOS"
 135           NVRAM instead of using hard-coded values.
 136
 137 config STATIC_OPTION_TABLE
 138         bool "Load default configuration values into CMOS on each boot"
 139         default n
 140         depends on USE_OPTION_TABLE
 141         help
 142           Enable this option to reset "CMOS" NVRAM values to default on
 143           every boot.  Use this if you want the NVRAM configuration to
 144           never be modified from its default values.
 145
 146 config UNCOMPRESSED_RAMSTAGE
 147         bool
 148         default n
 149
 150 config COMPRESS_RAMSTAGE
 151         bool "Compress ramstage with LZMA"
 152         default y if !UNCOMPRESSED_RAMSTAGE
 153         default n
 154         help
 155           Compress ramstage to save memory in the flash image. Note
 156           that decompression might slow down booting if the boot flash
 157           is connected through a slow link (i.e. SPI).
 158
 159 config INCLUDE_CONFIG_FILE
 160         bool "Include the coreboot .config file into the ROM image"
 161         default y
 162         help
 163           Include the .config file that was used to compile coreboot
 164           in the (CBFS) ROM image. This is useful if you want to know which
 165           options were used to build a specific coreboot.rom image.
 166
 167           Saying Y here will increase the image size by 2-3KB.
 168
 169           You can use the following command to easily list the options:
 170
 171             grep -a CONFIG_ coreboot.rom
 172
 173           Alternatively, you can also use cbfstool to print the image
 174           contents (including the raw 'config' item we're looking for).
 175
 176           Example:
 177
 178             $ cbfstool coreboot.rom print
 179             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 180                                                        offset 0x0
 181             Alignment: 64 bytes
 182
 183             Name                           Offset     Type         Size
 184             cmos_layout.bin                0x0        cmos layout  1159
 185             fallback/romstage              0x4c0      stage        339756
 186             fallback/ramstage              0x53440    stage        186664
 187             fallback/payload               0x80dc0    payload      51526
 188             config                         0x8d740    raw          3324
 189             (empty)                        0x8e480    null         3610440
 190
 191 config EARLY_CBMEM_INIT
 192         def_bool !LATE_CBMEM_INIT
 193
 194 config COLLECT_TIMESTAMPS
 195         bool "Create a table of timestamps collected during boot"
 196         default n
 197         help
 198           Make coreboot create a table of timer-ID/timer-value pairs to
 199           allow measuring time spent at different phases of the boot process.
 200
 201 config HAS_PRECBMEM_TIMESTAMP_REGION
 202         bool "Timestamp region exists for pre-cbmem timestamps"
 203         default y if ARCH_ROMSTAGE_X86_32 && CACHE_AS_RAM
 204         help
 205           A separate region is maintained to allow storing of timestamps before
 206           cbmem comes up. This is useful for storing timestamps across different
 207           stage boundaries.
 208
 209 config USE_BLOBS
 210         bool "Allow use of binary-only repository"
 211         default n
 212         help
 213           This draws in the blobs repository, which contains binary files that
 214           might be required for some chipsets or boards.
 215           This flag ensures that a "Free" option remains available for users.
 216
 217 config COVERAGE
 218         bool "Code coverage support"
 219         depends on COMPILER_GCC
 220         default n
 221         help
 222           Add code coverage support for coreboot. This will store code
 223           coverage information in CBMEM for extraction from user space.
 224           If unsure, say N.
 225
 226 config RELOCATABLE_MODULES
 227         bool
 228         default n
 229         help
 230          If RELOCATABLE_MODULES is selected then support is enabled for
 231          building relocatable modules in the RAM stage. Those modules can be
 232          loaded anywhere and all the relocations are handled automatically.
 233
 234 config RELOCATABLE_RAMSTAGE
 235         depends on EARLY_CBMEM_INIT
 236         bool "Build the ramstage to be relocatable in 32-bit address space."
 237         default n
 238         select RELOCATABLE_MODULES
 239         help
 240          The reloctable ramstage support allows for the ramstage to be built
 241          as a relocatable module. The stage loader can identify a place
 242          out of the OS way so that copying memory is unnecessary during an S3
 243          wake. When selecting this option the romstage is responsible for
 244          determing a stack location to use for loading the ramstage.
 245
 246 config CACHE_RELOCATED_RAMSTAGE_OUTSIDE_CBMEM
 247         depends on RELOCATABLE_RAMSTAGE
 248         bool "Cache the relocated ramstage outside of cbmem."
 249         default n
 250         help
 251          The relocated ramstage is saved in an area specified by the
 252          by the board and/or chipset.
 253
 254 config FLASHMAP_OFFSET
 255         hex "Flash Map Offset"
 256         default 0x00670000 if NORTHBRIDGE_INTEL_SANDYBRIDGE_MRC
 257         default 0x00610000 if NORTHBRIDGE_INTEL_IVYBRIDGE_MRC
 258         default CBFS_SIZE if !ARCH_X86
 259         default 0
 260         help
 261           Offset of flash map in firmware image
 262
 263 # TODO: This doesn't belong here, move to src/arch/x86/Kconfig
 264 choice
 265         prompt "Bootblock behaviour"
 266         default BOOTBLOCK_SIMPLE
 267
 268 config BOOTBLOCK_SIMPLE
 269         bool "Always load fallback"
 270
 271 config BOOTBLOCK_NORMAL
 272         bool "Switch to normal if CMOS says so"
 273
 274 endchoice
 275
 276 # To be selected by arch, SoC or mainboard if it does not want use the normal
 277 # src/lib/bootblock.c#main() C entry point.
 278 config BOOTBLOCK_CUSTOM
 279         bool
 280         default n
 281
 282 config BOOTBLOCK_SOURCE
 283         string
 284         default "bootblock_simple.c" if BOOTBLOCK_SIMPLE
 285         default "bootblock_normal.c" if BOOTBLOCK_NORMAL
 286
 287 # To be selected by arch or platform if a C environment is available during the
 288 # bootblock. Normally this signifies availability of RW memory (e.g. SRAM).
 289 config C_ENVIRONMENT_BOOTBLOCK
 290         bool
 291         default n
 292
 293 config SKIP_MAX_REBOOT_CNT_CLEAR
 294         bool "Do not clear reboot count after successful boot"
 295         default n
 296         depends on BOOTBLOCK_NORMAL
 297         help
 298           Do not clear the reboot count immediately after successful boot.
 299           Set to allow the payload to control normal/fallback image recovery.
 300           Note that it is the responsibility of the payload to reset the
 301           normal boot bit to 1 after each successsful boot.
 302
 303 config UPDATE_IMAGE
 304         bool "Update existing coreboot.rom image"
 305         default n
 306         help
 307           If this option is enabled, no new coreboot.rom file
 308           is created. Instead it is expected that there already
 309           is a suitable file for further processing.
 310           The bootblock will not be modified.
 311
 312           If unsure, select 'N'
 313
 314 config GENERIC_GPIO_LIB
 315         bool
 316         default n
 317         help
 318           If enabled, compile the generic GPIO library. A "generic" GPIO
 319           implies configurability usually found on SoCs, particularly the
 320           ability to control internal pull resistors.
 321
 322 config BOARD_ID_AUTO
 323         bool
 324         default n
 325         help
 326           Mainboards that can read a board ID from the hardware straps
 327           (ie. GPIO) select this configuration option.
 328
 329 config BOARD_ID_MANUAL
 330         bool
 331         default n
 332         depends on !BOARD_ID_AUTO
 333         help
 334           If you want to maintain a board ID, but the hardware does not
 335           have straps to automatically determine the ID, you can say Y
 336           here and add a file named 'board_id' to CBFS. If you don't know
 337           what this is about, say N.
 338
 339 config BOARD_ID_STRING
 340         string "Board ID"
 341         default "(none)"
 342         depends on BOARD_ID_MANUAL
 343         help
 344           This string is placed in the 'board_id' CBFS file for indicating
 345           board type.
 346
 347 config RAM_CODE_SUPPORT
 348         bool
 349         default n
 350         help
 351           If enabled, coreboot discovers RAM configuration (value obtained by
 352           reading board straps) and stores it in coreboot table.
 353
 354 config BOOTSPLASH_IMAGE
 355         bool "Add a bootsplash image"
 356         help
 357           Select this option if you have a bootsplash image that you would
 358           like to add to your ROM.
 359
 360           This will only add the image to the ROM. To actually run it check
 361           options under 'Display' section.
 362
 363 config BOOTSPLASH_FILE
 364         string "Bootsplash path and filename"
 365         depends on BOOTSPLASH_IMAGE
 366         default "bootsplash.jpg"
 367         help
 368           The path and filename of the file to use as graphical bootsplash
 369           screen. The file format has to be jpg.
 370
 371 endmenu
 372
 373 source "src/acpi/Kconfig"
 374
 375 menu "Mainboard"
 376
 377 source "src/mainboard/Kconfig"
 378
 379 config CBFS_SIZE
 380         hex "Size of CBFS filesystem in ROM"
 381         default 0x100000 if HAVE_INTEL_FIRMWARE || \
 382           NORTHBRIDGE_INTEL_X4X || \
 383           NORTHBRIDGE_INTEL_GM45 || NORTHBRIDGE_INTEL_SANDYBRIDGE_MRC || \
 384           NORTHBRIDGE_INTEL_IVYBRIDGE_MRC || NORTHBRIDGE_INTEL_IVYBRIDGE || \
 385           NORTHBRIDGE_INTEL_SANDYBRIDGE || \
 386           NORTHBRIDGE_INTEL_NEHALEM || SOC_INTEL_BRASWELL || \
 387           SOC_INTEL_BROADWELL
 388         default 0x200000 if SOC_INTEL_SKYLAKE
 389         default ROM_SIZE
 390         help
 391           This is the part of the ROM actually managed by CBFS, located at the
 392           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 393           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 394           to span the whole ROM on all but Intel systems that use an Intel Firmware
 395           Descriptor.  It can be overridden to make coreboot live alongside other
 396           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 397           binaries.
 398
 399 config FMDFILE
 400         string "fmap description file in fmd format"
 401         default "src/mainboard/$(CONFIG_MAINBOARD_DIR)/chromeos.fmd" if CHROMEOS
 402         default ""
 403         help
 404           The build system creates a default FMAP from ROM_SIZE and CBFS_SIZE,
 405           but in some cases more complex setups are required.
 406           When an fmd is specified, it overrides the default format.
 407
 408 endmenu
 409
 410 config SYSTEM_TYPE_LAPTOP
 411         default n
 412         bool
 413
 414 config CBFS_AUTOGEN_ATTRIBUTES
 415         default n
 416         bool
 417         help
 418           If this option is selected, every file in cbfs which has a constraint
 419           regarding position or alignment will get an additional file attribute
 420           which describes this constraint.
 421
 422 menu "Chipset"
 423
 424 comment "SoC"
 425 source "src/soc/*/*/Kconfig"
 426 comment "CPU"
 427 source "src/cpu/Kconfig"
 428 comment "Northbridge"
 429 source "src/northbridge/*/*/Kconfig"
 430 comment "Southbridge"
 431 source "src/southbridge/*/*/Kconfig"
 432 comment "Super I/O"
 433 source "src/superio/*/Kconfig"
 434 comment "Embedded Controllers"
 435 source "src/ec/acpi/Kconfig"
 436 source "src/ec/*/*/Kconfig"
 437 source "src/drivers/intel/fsp1_0/Kconfig"
 438
 439 source "src/southbridge/intel/common/firmware/Kconfig"
 440 source "src/vendorcode/*/Kconfig"
 441
 442 source "src/arch/*/Kconfig"
 443
 444 endmenu
 445
 446 source "src/device/Kconfig"
 447
 448 menu "Generic Drivers"
 449 source "src/drivers/*/Kconfig"
 450 endmenu
 451
 452 config RTC
 453         bool
 454         default n
 455
 456 config TPM
 457         bool
 458         default n
 459         select LPC_TPM if ARCH_X86
 460         select I2C_TPM if ARCH_ARM
 461         select I2C_TPM if ARCH_ARM64
 462         help
 463           Enable this option to enable TPM support in coreboot.
 464
 465           If unsure, say N.
 466
 467 config RAMTOP
 468         hex
 469         default 0x200000
 470         depends on ARCH_X86
 471
 472 config HEAP_SIZE
 473         hex
 474         default 0x4000
 475
 476 config STACK_SIZE
 477         hex
 478         default 0x1000 if ARCH_X86
 479         default 0x0
 480
 481 config MAX_CPUS
 482         int
 483         default 1
 484
 485 config MMCONF_SUPPORT_DEFAULT
 486         bool
 487         default n
 488
 489 config MMCONF_SUPPORT
 490         bool
 491         default n
 492
 493 config BOOTMODE_STRAPS
 494         bool
 495         default n
 496
 497 source "src/console/Kconfig"
 498
 499 config HAVE_ACPI_RESUME
 500         bool
 501         default n
 502
 503 config HAVE_HARD_RESET
 504         bool
 505         default n
 506         help
 507           This variable specifies whether a given board has a hard_reset
 508           function, no matter if it's provided by board code or chipset code.
 509
 510 config HAVE_ROMSTAGE_CONSOLE_SPINLOCK
 511         bool
 512         default n
 513
 514 config HAVE_ROMSTAGE_NVRAM_CBFS_SPINLOCK
 515         bool
 516         default n
 517         help
 518           This should be enabled on certain plaforms, such as the AMD
 519           SR565x, that cannot handle concurrent CBFS accesses from
 520           multiple APs during early startup.
 521
 522 config HAVE_ROMSTAGE_MICROCODE_CBFS_SPINLOCK
 523         bool
 524         default n
 525
 526 config HAVE_MONOTONIC_TIMER
 527         def_bool n
 528         help
 529          The board/chipset provides a monotonic timer.
 530
 531 config GENERIC_UDELAY
 532         def_bool n
 533         depends on HAVE_MONOTONIC_TIMER
 534         help
 535          The board/chipset uses a generic udelay function utilizing the
 536          monotonic timer.
 537
 538 config TIMER_QUEUE
 539         def_bool n
 540         depends on HAVE_MONOTONIC_TIMER
 541         help
 542           Provide a timer queue for performing time-based callbacks.
 543
 544 config COOP_MULTITASKING
 545         def_bool n
 546         depends on TIMER_QUEUE && ARCH_X86
 547         help
 548           Cooperative multitasking allows callbacks to be multiplexed on the
 549           main thread of ramstage. With this enabled it allows for multiple
 550           execution paths to take place when they have udelay() calls within
 551           their code.
 552
 553 config NUM_THREADS
 554         int
 555         default 4
 556         depends on COOP_MULTITASKING
 557         help
 558           How many execution threads to cooperatively multitask with.
 559
 560 config HAVE_OPTION_TABLE
 561         bool
 562         default n
 563         help
 564           This variable specifies whether a given board has a cmos.layout
 565           file containing NVRAM/CMOS bit definitions.
 566           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 567
 568 config PIRQ_ROUTE
 569         bool
 570         default n
 571
 572 config HAVE_SMI_HANDLER
 573         bool
 574         default n
 575
 576 config PCI_IO_CFG_EXT
 577         bool
 578         default n
 579
 580 config IOAPIC
 581         bool
 582         default n
 583
 584 config CACHE_ROM_SIZE_OVERRIDE
 585         hex
 586         default 0
 587
 588 # TODO: Can probably be removed once all chipsets have kconfig options for it.
 589 config VIDEO_MB
 590         int
 591         default 0
 592
 593 config USE_WATCHDOG_ON_BOOT
 594         bool
 595         default n
 596
 597 config VGA
 598         bool
 599         default n
 600         help
 601           Build board-specific VGA code.
 602
 603 config GFXUMA
 604         bool
 605         default n
 606         help
 607           Enable Unified Memory Architecture for graphics.
 608
 609 config HAVE_ACPI_TABLES
 610         bool
 611         help
 612           This variable specifies whether a given board has ACPI table support.
 613           It is usually set in mainboard/*/Kconfig.
 614
 615 config HAVE_MP_TABLE
 616         bool
 617         help
 618           This variable specifies whether a given board has MP table support.
 619           It is usually set in mainboard/*/Kconfig.
 620           Whether or not the MP table is actually generated by coreboot
 621           is configurable by the user via GENERATE_MP_TABLE.
 622
 623 config HAVE_PIRQ_TABLE
 624         bool
 625         help
 626           This variable specifies whether a given board has PIRQ table support.
 627           It is usually set in mainboard/*/Kconfig.
 628           Whether or not the PIRQ table is actually generated by coreboot
 629           is configurable by the user via GENERATE_PIRQ_TABLE.
 630
 631 config MAX_PIRQ_LINKS
 632         int
 633         default 4
 634         help
 635           This variable specifies the number of PIRQ interrupt links which are
 636           routable. On most chipsets, this is 4, INTA through INTD. Some
 637           chipsets offer more than four links, commonly up to INTH. They may
 638           also have a separate link for ATA or IOAPIC interrupts. When the PIRQ
 639           table specifies links greater than 4, pirq_route_irqs will not
 640           function properly, unless this variable is correctly set.
 641
 642 config COMMON_FADT
 643         bool
 644         default n
 645
 646 config ACPI_NHLT
 647         bool
 648         default n
 649         help
 650           Build support for NHLT (non HD Audio) ACPI table generation.
 651
 652 #These Options are here to avoid "undefined" warnings.
 653 #The actual selection and help texts are in the following menu.
 654
 655 menu "System tables"
 656
 657 config GENERATE_MP_TABLE
 658         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 659         bool
 660         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 661         help
 662           Generate an MP table (conforming to the Intel MultiProcessor
 663           specification 1.4) for this board.
 664
 665           If unsure, say Y.
 666
 667 config GENERATE_PIRQ_TABLE
 668         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 669         bool
 670         default HAVE_PIRQ_TABLE
 671         help
 672           Generate a PIRQ table for this board.
 673
 674           If unsure, say Y.
 675
 676 config GENERATE_SMBIOS_TABLES
 677         depends on ARCH_X86
 678         bool "Generate SMBIOS tables"
 679         default y
 680         help
 681           Generate SMBIOS tables for this board.
 682
 683           If unsure, say Y.
 684
 685 config SMBIOS_PROVIDED_BY_MOBO
 686         bool
 687         default n
 688
 689 config MAINBOARD_SERIAL_NUMBER
 690         string "SMBIOS Serial Number"
 691         depends on GENERATE_SMBIOS_TABLES
 692         depends on !SMBIOS_PROVIDED_BY_MOBO
 693         default "123456789"
 694         help
 695           The Serial Number to store in SMBIOS structures.
 696
 697 config MAINBOARD_VERSION
 698         string "SMBIOS Version Number"
 699         depends on GENERATE_SMBIOS_TABLES
 700         depends on !SMBIOS_PROVIDED_BY_MOBO
 701         default "1.0"
 702         help
 703           The Version Number to store in SMBIOS structures.
 704
 705 config MAINBOARD_SMBIOS_MANUFACTURER
 706         string "SMBIOS Manufacturer"
 707         depends on GENERATE_SMBIOS_TABLES
 708         depends on !SMBIOS_PROVIDED_BY_MOBO
 709         default MAINBOARD_VENDOR
 710         help
 711           Override the default Manufacturer stored in SMBIOS structures.
 712
 713 config MAINBOARD_SMBIOS_PRODUCT_NAME
 714         string "SMBIOS Product name"
 715         depends on GENERATE_SMBIOS_TABLES
 716         depends on !SMBIOS_PROVIDED_BY_MOBO
 717         default MAINBOARD_PART_NUMBER
 718         help
 719           Override the default Product name stored in SMBIOS structures.
 720
 721 endmenu
 722
 723 menu "Payload"
 724
 725 choice
 726         prompt "Add a payload"
 727         default PAYLOAD_NONE if !ARCH_X86
 728         default PAYLOAD_SEABIOS if ARCH_X86
 729
 730 config PAYLOAD_NONE
 731         bool "None"
 732         help
 733           Select this option if you want to create an "empty" coreboot
 734           ROM image for a certain mainboard, i.e. a coreboot ROM image
 735           which does not yet contain a payload.
 736
 737           For such an image to be useful, you have to use 'cbfstool'
 738           to add a payload to the ROM image later.
 739
 740 config PAYLOAD_ELF
 741         bool "An ELF executable payload"
 742         help
 743           Select this option if you have a payload image (an ELF file)
 744           which coreboot should run as soon as the basic hardware
 745           initialization is completed.
 746
 747           You will be able to specify the location and file name of the
 748           payload image later.
 749
 750 source "payloads/external/*/Kconfig.name"
 751
 752 endchoice
 753
 754 source "payloads/external/*/Kconfig"
 755
 756 config PAYLOAD_FILE
 757         string "Payload path and filename"
 758         depends on PAYLOAD_ELF
 759         default "payload.elf"
 760         help
 761           The path and filename of the ELF executable file to use as payload.
 762
 763 # TODO: Defined if no payload? Breaks build?
 764 config COMPRESSED_PAYLOAD_LZMA
 765         bool "Use LZMA compression for payloads"
 766         default y
 767         depends on !PAYLOAD_NONE && !PAYLOAD_LINUX
 768         help
 769           In order to reduce the size payloads take up in the ROM chip
 770           coreboot can compress them using the LZMA algorithm.
 771
 772 endmenu
 773
 774 menu "Debugging"
 775
 776 # TODO: Better help text and detailed instructions.
 777 config GDB_STUB
 778         bool "GDB debugging support"
 779         default n
 780         depends on CONSOLE_SERIAL
 781         help
 782           If enabled, you will be able to set breakpoints for gdb debugging.
 783           See src/arch/x86/lib/c_start.S for details.
 784
 785 config GDB_WAIT
 786         bool "Wait for a GDB connection"
 787         default n
 788         depends on GDB_STUB
 789         help
 790           If enabled, coreboot will wait for a GDB connection.
 791
 792 config FATAL_ASSERTS
 793         bool "Halt when hitting a BUG() or assertion error"
 794         default n
 795         help
 796           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 797
 798 config DEBUG_CBFS
 799         bool "Output verbose CBFS debug messages"
 800         default n
 801         help
 802           This option enables additional CBFS related debug messages.
 803
 804 config HAVE_DEBUG_RAM_SETUP
 805         def_bool n
 806
 807 config DEBUG_RAM_SETUP
 808         bool "Output verbose RAM init debug messages"
 809         default n
 810         depends on HAVE_DEBUG_RAM_SETUP
 811         help
 812           This option enables additional RAM init related debug messages.
 813           It is recommended to enable this when debugging issues on your
 814           board which might be RAM init related.
 815
 816           Note: This option will increase the size of the coreboot image.
 817
 818           If unsure, say N.
 819
 820 config HAVE_DEBUG_CAR
 821         def_bool n
 822
 823 config DEBUG_CAR
 824         def_bool n
 825         depends on HAVE_DEBUG_CAR
 826
 827 if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 828 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 829 # printk(BIOS_DEBUG, ...) calls.
 830 config DEBUG_CAR
 831         bool "Output verbose Cache-as-RAM debug messages"
 832         default n
 833         depends on HAVE_DEBUG_CAR
 834         help
 835           This option enables additional CAR related debug messages.
 836 endif
 837
 838 config DEBUG_PIRQ
 839         bool "Check PIRQ table consistency"
 840         default n
 841         depends on GENERATE_PIRQ_TABLE
 842         help
 843           If unsure, say N.
 844
 845 config HAVE_DEBUG_SMBUS
 846         def_bool n
 847
 848 config DEBUG_SMBUS
 849         bool "Output verbose SMBus debug messages"
 850         default n
 851         depends on HAVE_DEBUG_SMBUS
 852         help
 853           This option enables additional SMBus (and SPD) debug messages.
 854
 855           Note: This option will increase the size of the coreboot image.
 856
 857           If unsure, say N.
 858
 859 config DEBUG_SMI
 860         bool "Output verbose SMI debug messages"
 861         default n
 862         depends on HAVE_SMI_HANDLER
 863         select SPI_FLASH_SMM if SPI_CONSOLE
 864         help
 865           This option enables additional SMI related debug messages.
 866
 867           Note: This option will increase the size of the coreboot image.
 868
 869           If unsure, say N.
 870
 871 config DEBUG_SMM_RELOCATION
 872         bool "Debug SMM relocation code"
 873         default n
 874         depends on HAVE_SMI_HANDLER
 875         help
 876           This option enables additional SMM handler relocation related
 877           debug messages.
 878
 879           Note: This option will increase the size of the coreboot image.
 880
 881           If unsure, say N.
 882
 883 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 884 # printk(BIOS_DEBUG, ...) calls.
 885 config DEBUG_MALLOC
 886         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 887         bool
 888         default n
 889         help
 890           This option enables additional malloc related debug messages.
 891
 892           Note: This option will increase the size of the coreboot image.
 893
 894           If unsure, say N.
 895
 896 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 897 # printk(BIOS_DEBUG, ...) calls.
 898 config DEBUG_ACPI
 899         prompt "Output verbose ACPI debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 900         bool
 901         default n
 902         help
 903           This option enables additional ACPI related debug messages.
 904
 905           Note: This option will slightly increase the size of the coreboot image.
 906
 907           If unsure, say N.
 908
 909 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 910 # printk(BIOS_DEBUG, ...) calls.
 911 config REALMODE_DEBUG
 912         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 913         bool
 914         default n
 915         depends on PCI_OPTION_ROM_RUN_REALMODE
 916         help
 917           This option enables additional x86emu related debug messages.
 918
 919           Note: This option will increase the time to emulate a ROM.
 920
 921           If unsure, say N.
 922
 923 config X86EMU_DEBUG
 924         bool "Output verbose x86emu debug messages"
 925         default n
 926         depends on PCI_OPTION_ROM_RUN_YABEL
 927         help
 928           This option enables additional x86emu related debug messages.
 929
 930           Note: This option will increase the size of the coreboot image.
 931
 932           If unsure, say N.
 933
 934 config X86EMU_DEBUG_JMP
 935         bool "Trace JMP/RETF"
 936         default n
 937         depends on X86EMU_DEBUG
 938         help
 939           Print information about JMP and RETF opcodes from x86emu.
 940
 941           Note: This option will increase the size of the coreboot image.
 942
 943           If unsure, say N.
 944
 945 config X86EMU_DEBUG_TRACE
 946         bool "Trace all opcodes"
 947         default n
 948         depends on X86EMU_DEBUG
 949         help
 950           Print _all_ opcodes that are executed by x86emu.
 951
 952           WARNING: This will produce a LOT of output and take a long time.
 953
 954           Note: This option will increase the size of the coreboot image.
 955
 956           If unsure, say N.
 957
 958 config X86EMU_DEBUG_PNP
 959         bool "Log Plug&Play accesses"
 960         default n
 961         depends on X86EMU_DEBUG
 962         help
 963           Print Plug And Play accesses made by option ROMs.
 964
 965           Note: This option will increase the size of the coreboot image.
 966
 967           If unsure, say N.
 968
 969 config X86EMU_DEBUG_DISK
 970         bool "Log Disk I/O"
 971         default n
 972         depends on X86EMU_DEBUG
 973         help
 974           Print Disk I/O related messages.
 975
 976           Note: This option will increase the size of the coreboot image.
 977
 978           If unsure, say N.
 979
 980 config X86EMU_DEBUG_PMM
 981         bool "Log PMM"
 982         default n
 983         depends on X86EMU_DEBUG
 984         help
 985           Print messages related to POST Memory Manager (PMM).
 986
 987           Note: This option will increase the size of the coreboot image.
 988
 989           If unsure, say N.
 990
 991
 992 config X86EMU_DEBUG_VBE
 993         bool "Debug VESA BIOS Extensions"
 994         default n
 995         depends on X86EMU_DEBUG
 996         help
 997           Print messages related to VESA BIOS Extension (VBE) functions.
 998
 999           Note: This option will increase the size of the coreboot image.
1000
1001           If unsure, say N.
1002
1003 config X86EMU_DEBUG_INT10
1004         bool "Redirect INT10 output to console"
1005         default n
1006         depends on X86EMU_DEBUG
1007         help
1008           Let INT10 (i.e. character output) calls print messages to debug output.
1009
1010           Note: This option will increase the size of the coreboot image.
1011
1012           If unsure, say N.
1013
1014 config X86EMU_DEBUG_INTERRUPTS
1015         bool "Log intXX calls"
1016         default n
1017         depends on X86EMU_DEBUG
1018         help
1019           Print messages related to interrupt handling.
1020
1021           Note: This option will increase the size of the coreboot image.
1022
1023           If unsure, say N.
1024
1025 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
1026         bool "Log special memory accesses"
1027         default n
1028         depends on X86EMU_DEBUG
1029         help
1030           Print messages related to accesses to certain areas of the virtual
1031           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
1032
1033           Note: This option will increase the size of the coreboot image.
1034
1035           If unsure, say N.
1036
1037 config X86EMU_DEBUG_MEM
1038         bool "Log all memory accesses"
1039         default n
1040         depends on X86EMU_DEBUG
1041         help
1042           Print memory accesses made by option ROM.
1043           Note: This also includes accesses to fetch instructions.
1044
1045           Note: This option will increase the size of the coreboot image.
1046
1047           If unsure, say N.
1048
1049 config X86EMU_DEBUG_IO
1050         bool "Log IO accesses"
1051         default n
1052         depends on X86EMU_DEBUG
1053         help
1054           Print I/O accesses made by option ROM.
1055
1056           Note: This option will increase the size of the coreboot image.
1057
1058           If unsure, say N.
1059
1060 config X86EMU_DEBUG_TIMINGS
1061         bool "Output timing information"
1062         default n
1063         depends on X86EMU_DEBUG && UDELAY_LAPIC && HAVE_MONOTONIC_TIMER
1064         help
1065           Print timing information needed by i915tool.
1066
1067           If unsure, say N.
1068
1069 config DEBUG_TPM
1070         bool "Output verbose TPM debug messages"
1071         default n
1072         depends on TPM
1073         help
1074           This option enables additional TPM related debug messages.
1075
1076 config DEBUG_SPI_FLASH
1077         bool "Output verbose SPI flash debug messages"
1078         default n
1079         depends on SPI_FLASH
1080         help
1081           This option enables additional SPI flash related debug messages.
1082
1083 config DEBUG_USBDEBUG
1084         bool "Output verbose USB 2.0 EHCI debug dongle messages"
1085         default n
1086         depends on USBDEBUG
1087         help
1088           This option enables additional USB 2.0 debug dongle related messages.
1089
1090           Select this to debug the connection of usbdebug dongle. Note that
1091           you need some other working console to receive the messages.
1092
1093 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
1094 # Only visible with the right southbridge and loglevel.
1095 config DEBUG_INTEL_ME
1096         bool "Verbose logging for Intel Management Engine"
1097         default n
1098         help
1099           Enable verbose logging for Intel Management Engine driver that
1100           is present on Intel 6-series chipsets.
1101 endif
1102
1103 config TRACE
1104         bool "Trace function calls"
1105         default n
1106         help
1107           If enabled, every function will print information to console once
1108           the function is entered. The syntax is ~0xaaaabbbb(0xccccdddd)
1109           the 0xaaaabbbb is the actual function and 0xccccdddd is EIP
1110           of calling function. Please note some printk related functions
1111           are omitted from trace to have good looking console dumps.
1112
1113 config DEBUG_COVERAGE
1114         bool "Debug code coverage"
1115         default n
1116         depends on COVERAGE
1117         help
1118           If enabled, the code coverage hooks in coreboot will output some
1119           information about the coverage data that is dumped.
1120
1121 endmenu
1122
1123 # These probably belong somewhere else, but they are needed somewhere.
1124 config ENABLE_APIC_EXT_ID
1125         bool
1126         default n
1127
1128 config WARNINGS_ARE_ERRORS
1129         bool
1130         default y
1131
1132 # TODO: Remove this when all platforms are fixed.
1133 config IASL_WARNINGS_ARE_ERRORS
1134         def_bool y
1135         help
1136           Select to Fail the build if a IASL generates a warning.
1137           This will be defaulted to disabled for the platforms that
1138           currently fail.  This allows the REST of the platforms to
1139           have this check enabled while we're working to get those
1140           boards fixed.
1141
1142           DO NOT ADD TO ANY ADDITIONAL PLATFORMS INSTEAD OF FIXING
1143           THE ASL.
1144
1145 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1146 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1147 # mutually exclusive. One of these options must be selected in the
1148 # mainboard Kconfig if the chipset supports enabling and disabling of
1149 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1150 # in mainboard/Kconfig to know if the button should be enabled or not.
1151
1152 config POWER_BUTTON_DEFAULT_ENABLE
1153         def_bool n
1154         help
1155           Select when the board has a power button which can optionally be
1156           disabled by the user.
1157
1158 config POWER_BUTTON_DEFAULT_DISABLE
1159         def_bool n
1160         help
1161           Select when the board has a power button which can optionally be
1162           enabled by the user, e.g. when the board ships with a jumper over
1163           the power switch contacts.
1164
1165 config POWER_BUTTON_FORCE_ENABLE
1166         def_bool n
1167         help
1168           Select when the board requires that the power button is always
1169           enabled.
1170
1171 config POWER_BUTTON_FORCE_DISABLE
1172         def_bool n
1173         help
1174           Select when the board requires that the power button is always
1175           disabled, e.g. when it has been hardwired to ground.
1176
1177 config POWER_BUTTON_IS_OPTIONAL
1178         bool
1179         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1180         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1181         help
1182           Internal option that controls ENABLE_POWER_BUTTON visibility.
1183
1184 config REG_SCRIPT
1185         bool
1186         default n
1187         help
1188           Internal option that controls whether we compile in register scripts.
1189
1190 config MAX_REBOOT_CNT
1191         int
1192         default 3
1193         help
1194           Internal option that sets the maximum number of bootblock executions allowed
1195           with the normal image enabled before assuming the normal image is defective
1196           and switching to the fallback image.