src/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2012 Alexandru Gagniuc <mr.nuke.me@gmail.com>
   5 ## Copyright (C) 2009-2010 coresystems GmbH
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; version 2 of the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16
  17 mainmenu "coreboot configuration"
  18
  19 menu "General setup"
  20
  21 config LOCALVERSION
  22         string "Local version string"
  23         help
  24           Append an extra string to the end of the coreboot version.
  25
  26           This can be useful if, for instance, you want to append the
  27           respective board's hostname or some other identifying string to
  28           the coreboot version number, so that you can easily distinguish
  29           boot logs of different boards from each other.
  30
  31 config CBFS_PREFIX
  32         string "CBFS prefix to use"
  33         default "fallback"
  34         help
  35           Select the prefix to all files put into the image. It's "fallback"
  36           by default, "normal" is a common alternative.
  37
  38 choice
  39         prompt "Compiler to use"
  40         default COMPILER_GCC
  41         help
  42           This option allows you to select the compiler used for building
  43           coreboot.
  44           You must build the coreboot crosscompiler for the board that you
  45           have selected.
  46
  47           To build all the GCC crosscompilers (takes a LONG time), run:
  48             make crossgcc
  49
  50           For help on individual architectures, run the command:
  51             make help_toolchain
  52
  53 config COMPILER_GCC
  54         bool "GCC"
  55         help
  56           Use the GNU Compiler Collection (GCC) to build coreboot.
  57
  58           For details see http://gcc.gnu.org.
  59
  60 config COMPILER_LLVM_CLANG
  61         bool "LLVM/clang (TESTING ONLY - Not currently working)"
  62         help
  63           Use LLVM/clang to build coreboot.  To use this, you must build the
  64           coreboot version of the clang compiler.  Run the command
  65             make clang
  66           Note that this option is not currently working correctly and should
  67           really only be selected if you're trying to work on getting clang
  68           operational.
  69
  70           For details see http://clang.llvm.org.
  71
  72 endchoice
  73
  74 config ANY_TOOLCHAIN
  75         bool "Allow building with any toolchain"
  76         default n
  77         depends on COMPILER_GCC
  78         help
  79           Many toolchains break when building coreboot since it uses quite
  80           unusual linker features. Unless developers explicitely request it,
  81           we'll have to assume that they use their distro compiler by mistake.
  82           Make sure that using patched compilers is a conscious decision.
  83
  84 config CCACHE
  85         bool "Use ccache to speed up (re)compilation"
  86         default n
  87         help
  88           Enables the use of ccache for faster builds.
  89
  90           Requires the ccache utility in your system $PATH.
  91
  92           For details see https://ccache.samba.org.
  93
  94 config FMD_GENPARSER
  95         bool "Generate flashmap descriptor parser using flex and bison"
  96         default n
  97         help
  98           Enable this option if you are working on the flashmap descriptor
  99           parser and made changes to fmd_scanner.l or fmd_parser.y.
 100
 101           Otherwise, say N to use the provided pregenerated scanner/parser.
 102
 103 config SCONFIG_GENPARSER
 104         bool "Generate SCONFIG parser using flex and bison"
 105         default n
 106         help
 107           Enable this option if you are working on the sconfig device tree
 108           parser and made changes to sconfig.l or sconfig.y.
 109
 110           Otherwise, say N to use the provided pregenerated scanner/parser.
 111
 112 config USE_OPTION_TABLE
 113         bool "Use CMOS for configuration values"
 114         depends on HAVE_OPTION_TABLE
 115         help
 116           Enable this option if coreboot shall read options from the "CMOS"
 117           NVRAM instead of using hard-coded values.
 118
 119 config STATIC_OPTION_TABLE
 120         bool "Load default configuration values into CMOS on each boot"
 121         depends on USE_OPTION_TABLE
 122         help
 123           Enable this option to reset "CMOS" NVRAM values to default on
 124           every boot.  Use this if you want the NVRAM configuration to
 125           never be modified from its default values.
 126
 127 config COMPRESS_RAMSTAGE
 128         bool "Compress ramstage with LZMA"
 129         # Default value set at the end of the file
 130         help
 131           Compress ramstage to save memory in the flash image. Note
 132           that decompression might slow down booting if the boot flash
 133           is connected through a slow link (i.e. SPI).
 134
 135 config COMPRESS_PRERAM_STAGES
 136         bool "Compress romstage and verstage with LZ4"
 137         depends on !ARCH_X86
 138         # Default value set at the end of the file
 139         help
 140           Compress romstage and (if it exists) verstage with LZ4 to save flash
 141           space and speed up boot, since the time for reading the image from SPI
 142           (and in the vboot case verifying it) is usually much greater than the
 143           time spent decompressing. Doesn't work for XIP stages (assume all
 144           ARCH_X86 for now) for obvious reasons.
 145
 146 config INCLUDE_CONFIG_FILE
 147         bool "Include the coreboot .config file into the ROM image"
 148         # Default value set at the end of the file
 149         help
 150           Include the .config file that was used to compile coreboot
 151           in the (CBFS) ROM image. This is useful if you want to know which
 152           options were used to build a specific coreboot.rom image.
 153
 154           Saying Y here will increase the image size by 2-3KB.
 155
 156           You can use the following command to easily list the options:
 157
 158             grep -a CONFIG_ coreboot.rom
 159
 160           Alternatively, you can also use cbfstool to print the image
 161           contents (including the raw 'config' item we're looking for).
 162
 163           Example:
 164
 165             $ cbfstool coreboot.rom print
 166             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 167                                                        offset 0x0
 168             Alignment: 64 bytes
 169
 170             Name                           Offset     Type         Size
 171             cmos_layout.bin                0x0        cmos layout  1159
 172             fallback/romstage              0x4c0      stage        339756
 173             fallback/ramstage              0x53440    stage        186664
 174             fallback/payload               0x80dc0    payload      51526
 175             config                         0x8d740    raw          3324
 176             (empty)                        0x8e480    null         3610440
 177
 178 config COLLECT_TIMESTAMPS
 179         bool "Create a table of timestamps collected during boot"
 180         help
 181           Make coreboot create a table of timer-ID/timer-value pairs to
 182           allow measuring time spent at different phases of the boot process.
 183
 184 config USE_BLOBS
 185         bool "Allow use of binary-only repository"
 186         help
 187           This draws in the blobs repository, which contains binary files that
 188           might be required for some chipsets or boards.
 189           This flag ensures that a "Free" option remains available for users.
 190
 191 config COVERAGE
 192         bool "Code coverage support"
 193         depends on COMPILER_GCC
 194         help
 195           Add code coverage support for coreboot. This will store code
 196           coverage information in CBMEM for extraction from user space.
 197           If unsure, say N.
 198
 199 config RELOCATABLE_RAMSTAGE
 200         depends on EARLY_CBMEM_INIT
 201         bool "Build the ramstage to be relocatable in 32-bit address space."
 202         select RELOCATABLE_MODULES
 203         help
 204          The reloctable ramstage support allows for the ramstage to be built
 205          as a relocatable module. The stage loader can identify a place
 206          out of the OS way so that copying memory is unnecessary during an S3
 207          wake. When selecting this option the romstage is responsible for
 208          determing a stack location to use for loading the ramstage.
 209
 210 config CACHE_RELOCATED_RAMSTAGE_OUTSIDE_CBMEM
 211         depends on RELOCATABLE_RAMSTAGE
 212         bool
 213         help
 214          The relocated ramstage is saved in an area specified by the
 215          by the board and/or chipset.
 216
 217 config UPDATE_IMAGE
 218         bool "Update existing coreboot.rom image"
 219         help
 220           If this option is enabled, no new coreboot.rom file
 221           is created. Instead it is expected that there already
 222           is a suitable file for further processing.
 223           The bootblock will not be modified.
 224
 225           If unsure, select 'N'
 226
 227 config BOARD_ID_STRING
 228         string "Board ID"
 229         # Default value set at the end of the file
 230         depends on BOARD_ID_MANUAL
 231         help
 232           This string is placed in the 'board_id' CBFS file for indicating
 233           board type.
 234
 235 config RAM_CODE_SUPPORT
 236         bool
 237         help
 238           If enabled, coreboot discovers RAM configuration (value obtained by
 239           reading board straps) and stores it in coreboot table.
 240
 241 config BOOTSPLASH_IMAGE
 242         bool "Add a bootsplash image"
 243         help
 244           Select this option if you have a bootsplash image that you would
 245           like to add to your ROM.
 246
 247           This will only add the image to the ROM. To actually run it check
 248           options under 'Display' section.
 249
 250 config BOOTSPLASH_FILE
 251         string "Bootsplash path and filename"
 252         depends on BOOTSPLASH_IMAGE
 253         # Default value set at the end of the file
 254         help
 255           The path and filename of the file to use as graphical bootsplash
 256           screen. The file format has to be jpg.
 257
 258 endmenu
 259
 260 menu "Mainboard"
 261
 262 source "src/mainboard/Kconfig"
 263
 264 config DEVICETREE
 265         string
 266         default "devicetree.cb"
 267         help
 268           This symbol allows mainboards to select a different file under their
 269           mainboard directory for the devicetree.cb file.  This allows the board
 270           variants that need different devicetrees to be in the same directory.
 271
 272           Examples: "devicetree.variant.cb"
 273                     "variant/devicetree.cb"
 274
 275 config CBFS_SIZE
 276         hex "Size of CBFS filesystem in ROM"
 277         # Default value set at the end of the file
 278         help
 279           This is the part of the ROM actually managed by CBFS, located at the
 280           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 281           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 282           to span the whole ROM on all but Intel systems that use an Intel Firmware
 283           Descriptor.  It can be overridden to make coreboot live alongside other
 284           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 285           binaries.
 286
 287 config FMDFILE
 288         string "fmap description file in fmd format"
 289         default "src/mainboard/$(CONFIG_MAINBOARD_DIR)/chromeos.fmd" if CHROMEOS
 290         default ""
 291         help
 292           The build system creates a default FMAP from ROM_SIZE and CBFS_SIZE,
 293           but in some cases more complex setups are required.
 294           When an fmd is specified, it overrides the default format.
 295
 296 config MAINBOARD_HAS_TPM2
 297         bool
 298         default n
 299         help
 300           There is a TPM device installed on the mainboard, and it is
 301           compliant with version 2 TCG TPM specification. Could be connected
 302           over LPC, SPI or I2C.
 303
 304 endmenu
 305
 306 # load site-local kconfig to allow user specific defaults and overrides
 307 source "site-local/Kconfig"
 308
 309 config SYSTEM_TYPE_LAPTOP
 310         default n
 311         bool
 312
 313 config CBFS_AUTOGEN_ATTRIBUTES
 314         default n
 315         bool
 316         help
 317           If this option is selected, every file in cbfs which has a constraint
 318           regarding position or alignment will get an additional file attribute
 319           which describes this constraint.
 320
 321 menu "Chipset"
 322
 323 comment "SoC"
 324 source "src/soc/*/*/Kconfig"
 325 comment "CPU"
 326 source "src/cpu/Kconfig"
 327 comment "Northbridge"
 328 source "src/northbridge/*/*/Kconfig"
 329 comment "Southbridge"
 330 source "src/southbridge/*/*/Kconfig"
 331 comment "Super I/O"
 332 source "src/superio/*/*/Kconfig"
 333 comment "Embedded Controllers"
 334 source "src/ec/acpi/Kconfig"
 335 source "src/ec/*/*/Kconfig"
 336 # FIXME move to vendorcode
 337 source "src/drivers/intel/fsp1_0/Kconfig"
 338
 339 source "src/southbridge/intel/common/firmware/Kconfig"
 340 source "src/vboot/Kconfig"
 341 source "src/vendorcode/*/Kconfig"
 342
 343 source "src/arch/*/Kconfig"
 344
 345 endmenu
 346
 347 source "src/device/Kconfig"
 348
 349 menu "Generic Drivers"
 350 source "src/drivers/*/Kconfig"
 351 source "src/drivers/*/*/Kconfig"
 352 endmenu
 353
 354 source "src/acpi/Kconfig"
 355
 356 # This option is for the current boards/chipsets where SPI flash
 357 # is not the boot device. Currently nearly all boards/chipsets assume
 358 # SPI flash is the boot device.
 359 config BOOT_DEVICE_NOT_SPI_FLASH
 360         bool
 361         default n
 362
 363 config BOOT_DEVICE_SPI_FLASH
 364         bool
 365         default y if !BOOT_DEVICE_NOT_SPI_FLASH
 366         default n
 367
 368 config BOOT_DEVICE_MEMORY_MAPPED
 369         bool
 370         default y if ARCH_X86 && BOOT_DEVICE_SPI_FLASH
 371         default n
 372         help
 373           Inform system if SPI is memory-mapped or not.
 374
 375 config BOOT_DEVICE_SUPPORTS_WRITES
 376         bool
 377         default n
 378         help
 379           Indicate that the platform has writable boot device
 380           support.
 381
 382 config RTC
 383         bool
 384         default n
 385
 386 config TPM
 387         bool
 388         default n
 389         select LPC_TPM if MAINBOARD_HAS_LPC_TPM
 390         select I2C_TPM if !MAINBOARD_HAS_LPC_TPM && !SPI_TPM
 391         help
 392           Enable this option to enable TPM support in coreboot.
 393
 394           If unsure, say N.
 395
 396 config TPM2
 397         bool
 398         select LPC_TPM if MAINBOARD_HAS_LPC_TPM
 399         select I2C_TPM if !MAINBOARD_HAS_LPC_TPM && !SPI_TPM
 400         help
 401           Enable this option to enable TPM2 support in coreboot.
 402
 403           If unsure, say N.
 404
 405 config HEAP_SIZE
 406         hex
 407         default 0x4000
 408
 409 config STACK_SIZE
 410         hex
 411         default 0x1000 if ARCH_X86
 412         default 0x0
 413
 414 config MAX_CPUS
 415         int
 416         default 1
 417
 418 source "src/console/Kconfig"
 419
 420 config HAVE_ACPI_RESUME
 421         bool
 422         default n
 423
 424 config ACPI_HUGE_LOWMEM_BACKUP
 425         bool
 426         default n
 427         help
 428           On S3 resume path, backup low memory from RAMBASE..RAMTOP in CBMEM.
 429
 430 config RESUME_PATH_SAME_AS_BOOT
 431         bool
 432         default y if ARCH_X86
 433         depends on HAVE_ACPI_RESUME
 434         help
 435           This option indicates that when a system resumes it takes the
 436           same path as a regular boot. e.g. an x86 system runs from the
 437           reset vector at 0xfffffff0 on both resume and warm/cold boot.
 438
 439 config HAVE_HARD_RESET
 440         bool
 441         default n
 442         help
 443           This variable specifies whether a given board has a hard_reset
 444           function, no matter if it's provided by board code or chipset code.
 445
 446 config HAVE_ROMSTAGE_CONSOLE_SPINLOCK
 447         bool
 448         depends on EARLY_CBMEM_INIT
 449         default n
 450
 451 config HAVE_ROMSTAGE_NVRAM_CBFS_SPINLOCK
 452         bool
 453         depends on EARLY_CBMEM_INIT
 454         default n
 455         help
 456           This should be enabled on certain plaforms, such as the AMD
 457           SR565x, that cannot handle concurrent CBFS accesses from
 458           multiple APs during early startup.
 459
 460 config HAVE_ROMSTAGE_MICROCODE_CBFS_SPINLOCK
 461         bool
 462         depends on EARLY_CBMEM_INIT
 463         default n
 464
 465 config HAVE_MONOTONIC_TIMER
 466         def_bool n
 467         help
 468          The board/chipset provides a monotonic timer.
 469
 470 config GENERIC_UDELAY
 471         def_bool n
 472         depends on HAVE_MONOTONIC_TIMER
 473         help
 474          The board/chipset uses a generic udelay function utilizing the
 475          monotonic timer.
 476
 477 config TIMER_QUEUE
 478         def_bool n
 479         depends on HAVE_MONOTONIC_TIMER
 480         help
 481           Provide a timer queue for performing time-based callbacks.
 482
 483 config COOP_MULTITASKING
 484         def_bool n
 485         depends on TIMER_QUEUE && ARCH_X86
 486         help
 487           Cooperative multitasking allows callbacks to be multiplexed on the
 488           main thread of ramstage. With this enabled it allows for multiple
 489           execution paths to take place when they have udelay() calls within
 490           their code.
 491
 492 config NUM_THREADS
 493         int
 494         default 4
 495         depends on COOP_MULTITASKING
 496         help
 497           How many execution threads to cooperatively multitask with.
 498
 499 config HAVE_OPTION_TABLE
 500         bool
 501         default n
 502         help
 503           This variable specifies whether a given board has a cmos.layout
 504           file containing NVRAM/CMOS bit definitions.
 505           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 506
 507 config PIRQ_ROUTE
 508         bool
 509         default n
 510
 511 config HAVE_SMI_HANDLER
 512         bool
 513         default n
 514
 515 config PCI_IO_CFG_EXT
 516         bool
 517         default n
 518
 519 config IOAPIC
 520         bool
 521         default n
 522
 523 config CACHE_ROM_SIZE_OVERRIDE
 524         hex
 525         default 0x0
 526
 527 # TODO: Can probably be removed once all chipsets have kconfig options for it.
 528 config VIDEO_MB
 529         int
 530         default 0
 531
 532 config USE_WATCHDOG_ON_BOOT
 533         bool
 534         default n
 535
 536 config VGA
 537         bool
 538         default n
 539         help
 540           Build board-specific VGA code.
 541
 542 config GFXUMA
 543         bool
 544         default n
 545         help
 546           Enable Unified Memory Architecture for graphics.
 547
 548 config HAVE_ACPI_TABLES
 549         bool
 550         help
 551           This variable specifies whether a given board has ACPI table support.
 552           It is usually set in mainboard/*/Kconfig.
 553
 554 config HAVE_MP_TABLE
 555         bool
 556         help
 557           This variable specifies whether a given board has MP table support.
 558           It is usually set in mainboard/*/Kconfig.
 559           Whether or not the MP table is actually generated by coreboot
 560           is configurable by the user via GENERATE_MP_TABLE.
 561
 562 config HAVE_PIRQ_TABLE
 563         bool
 564         help
 565           This variable specifies whether a given board has PIRQ table support.
 566           It is usually set in mainboard/*/Kconfig.
 567           Whether or not the PIRQ table is actually generated by coreboot
 568           is configurable by the user via GENERATE_PIRQ_TABLE.
 569
 570 config MAX_PIRQ_LINKS
 571         int
 572         default 4
 573         help
 574           This variable specifies the number of PIRQ interrupt links which are
 575           routable. On most chipsets, this is 4, INTA through INTD. Some
 576           chipsets offer more than four links, commonly up to INTH. They may
 577           also have a separate link for ATA or IOAPIC interrupts. When the PIRQ
 578           table specifies links greater than 4, pirq_route_irqs will not
 579           function properly, unless this variable is correctly set.
 580
 581 config COMMON_FADT
 582         bool
 583         default n
 584
 585 config ACPI_NHLT
 586         bool
 587         default n
 588         help
 589           Build support for NHLT (non HD Audio) ACPI table generation.
 590
 591 #These Options are here to avoid "undefined" warnings.
 592 #The actual selection and help texts are in the following menu.
 593
 594 menu "System tables"
 595
 596 config GENERATE_MP_TABLE
 597         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 598         bool
 599         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 600         help
 601           Generate an MP table (conforming to the Intel MultiProcessor
 602           specification 1.4) for this board.
 603
 604           If unsure, say Y.
 605
 606 config GENERATE_PIRQ_TABLE
 607         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 608         bool
 609         default HAVE_PIRQ_TABLE
 610         help
 611           Generate a PIRQ table for this board.
 612
 613           If unsure, say Y.
 614
 615 config GENERATE_SMBIOS_TABLES
 616         depends on ARCH_X86
 617         bool "Generate SMBIOS tables"
 618         default y
 619         help
 620           Generate SMBIOS tables for this board.
 621
 622           If unsure, say Y.
 623
 624 config SMBIOS_PROVIDED_BY_MOBO
 625         bool
 626         default n
 627
 628 config MAINBOARD_SERIAL_NUMBER
 629         string "SMBIOS Serial Number"
 630         depends on GENERATE_SMBIOS_TABLES
 631         depends on !SMBIOS_PROVIDED_BY_MOBO
 632         default "123456789"
 633         help
 634           The Serial Number to store in SMBIOS structures.
 635
 636 config MAINBOARD_VERSION
 637         string "SMBIOS Version Number"
 638         depends on GENERATE_SMBIOS_TABLES
 639         depends on !SMBIOS_PROVIDED_BY_MOBO
 640         default "1.0"
 641         help
 642           The Version Number to store in SMBIOS structures.
 643
 644 config MAINBOARD_SMBIOS_MANUFACTURER
 645         string "SMBIOS Manufacturer"
 646         depends on GENERATE_SMBIOS_TABLES
 647         depends on !SMBIOS_PROVIDED_BY_MOBO
 648         default MAINBOARD_VENDOR
 649         help
 650           Override the default Manufacturer stored in SMBIOS structures.
 651
 652 config MAINBOARD_SMBIOS_PRODUCT_NAME
 653         string "SMBIOS Product name"
 654         depends on GENERATE_SMBIOS_TABLES
 655         depends on !SMBIOS_PROVIDED_BY_MOBO
 656         default MAINBOARD_PART_NUMBER
 657         help
 658           Override the default Product name stored in SMBIOS structures.
 659
 660 endmenu
 661
 662 source "payloads/Kconfig"
 663
 664 menu "Debugging"
 665
 666 # TODO: Better help text and detailed instructions.
 667 config GDB_STUB
 668         bool "GDB debugging support"
 669         default n
 670         depends on CONSOLE_SERIAL
 671         help
 672           If enabled, you will be able to set breakpoints for gdb debugging.
 673           See src/arch/x86/lib/c_start.S for details.
 674
 675 config GDB_WAIT
 676         bool "Wait for a GDB connection"
 677         default n
 678         depends on GDB_STUB
 679         help
 680           If enabled, coreboot will wait for a GDB connection.
 681
 682 config FATAL_ASSERTS
 683         bool "Halt when hitting a BUG() or assertion error"
 684         default n
 685         help
 686           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 687
 688 config DEBUG_CBFS
 689         bool "Output verbose CBFS debug messages"
 690         default n
 691         help
 692           This option enables additional CBFS related debug messages.
 693
 694 config HAVE_DEBUG_RAM_SETUP
 695         def_bool n
 696
 697 config DEBUG_RAM_SETUP
 698         bool "Output verbose RAM init debug messages"
 699         default n
 700         depends on HAVE_DEBUG_RAM_SETUP
 701         help
 702           This option enables additional RAM init related debug messages.
 703           It is recommended to enable this when debugging issues on your
 704           board which might be RAM init related.
 705
 706           Note: This option will increase the size of the coreboot image.
 707
 708           If unsure, say N.
 709
 710 config HAVE_DEBUG_CAR
 711         def_bool n
 712
 713 config DEBUG_CAR
 714         def_bool n
 715         depends on HAVE_DEBUG_CAR
 716
 717 if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 718 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 719 # printk(BIOS_DEBUG, ...) calls.
 720 config DEBUG_CAR
 721         bool "Output verbose Cache-as-RAM debug messages"
 722         default n
 723         depends on HAVE_DEBUG_CAR
 724         help
 725           This option enables additional CAR related debug messages.
 726 endif
 727
 728 config DEBUG_PIRQ
 729         bool "Check PIRQ table consistency"
 730         default n
 731         depends on GENERATE_PIRQ_TABLE
 732         help
 733           If unsure, say N.
 734
 735 config HAVE_DEBUG_SMBUS
 736         def_bool n
 737
 738 config DEBUG_SMBUS
 739         bool "Output verbose SMBus debug messages"
 740         default n
 741         depends on HAVE_DEBUG_SMBUS
 742         help
 743           This option enables additional SMBus (and SPD) debug messages.
 744
 745           Note: This option will increase the size of the coreboot image.
 746
 747           If unsure, say N.
 748
 749 config DEBUG_SMI
 750         bool "Output verbose SMI debug messages"
 751         default n
 752         depends on HAVE_SMI_HANDLER
 753         select SPI_FLASH_SMM if SPI_CONSOLE
 754         help
 755           This option enables additional SMI related debug messages.
 756
 757           Note: This option will increase the size of the coreboot image.
 758
 759           If unsure, say N.
 760
 761 config DEBUG_SMM_RELOCATION
 762         bool "Debug SMM relocation code"
 763         default n
 764         depends on HAVE_SMI_HANDLER
 765         help
 766           This option enables additional SMM handler relocation related
 767           debug messages.
 768
 769           Note: This option will increase the size of the coreboot image.
 770
 771           If unsure, say N.
 772
 773 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 774 # printk(BIOS_DEBUG, ...) calls.
 775 config DEBUG_MALLOC
 776         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 777         bool
 778         default n
 779         help
 780           This option enables additional malloc related debug messages.
 781
 782           Note: This option will increase the size of the coreboot image.
 783
 784           If unsure, say N.
 785
 786 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 787 # printk(BIOS_DEBUG, ...) calls.
 788 config DEBUG_ACPI
 789         prompt "Output verbose ACPI debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 790         bool
 791         default n
 792         help
 793           This option enables additional ACPI related debug messages.
 794
 795           Note: This option will slightly increase the size of the coreboot image.
 796
 797           If unsure, say N.
 798
 799 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 800 # printk(BIOS_DEBUG, ...) calls.
 801 config REALMODE_DEBUG
 802         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 803         bool
 804         default n
 805         depends on PCI_OPTION_ROM_RUN_REALMODE
 806         help
 807           This option enables additional x86emu related debug messages.
 808
 809           Note: This option will increase the time to emulate a ROM.
 810
 811           If unsure, say N.
 812
 813 config X86EMU_DEBUG
 814         bool "Output verbose x86emu debug messages"
 815         default n
 816         depends on PCI_OPTION_ROM_RUN_YABEL
 817         help
 818           This option enables additional x86emu related debug messages.
 819
 820           Note: This option will increase the size of the coreboot image.
 821
 822           If unsure, say N.
 823
 824 config X86EMU_DEBUG_JMP
 825         bool "Trace JMP/RETF"
 826         default n
 827         depends on X86EMU_DEBUG
 828         help
 829           Print information about JMP and RETF opcodes from x86emu.
 830
 831           Note: This option will increase the size of the coreboot image.
 832
 833           If unsure, say N.
 834
 835 config X86EMU_DEBUG_TRACE
 836         bool "Trace all opcodes"
 837         default n
 838         depends on X86EMU_DEBUG
 839         help
 840           Print _all_ opcodes that are executed by x86emu.
 841
 842           WARNING: This will produce a LOT of output and take a long time.
 843
 844           Note: This option will increase the size of the coreboot image.
 845
 846           If unsure, say N.
 847
 848 config X86EMU_DEBUG_PNP
 849         bool "Log Plug&Play accesses"
 850         default n
 851         depends on X86EMU_DEBUG
 852         help
 853           Print Plug And Play accesses made by option ROMs.
 854
 855           Note: This option will increase the size of the coreboot image.
 856
 857           If unsure, say N.
 858
 859 config X86EMU_DEBUG_DISK
 860         bool "Log Disk I/O"
 861         default n
 862         depends on X86EMU_DEBUG
 863         help
 864           Print Disk I/O related messages.
 865
 866           Note: This option will increase the size of the coreboot image.
 867
 868           If unsure, say N.
 869
 870 config X86EMU_DEBUG_PMM
 871         bool "Log PMM"
 872         default n
 873         depends on X86EMU_DEBUG
 874         help
 875           Print messages related to POST Memory Manager (PMM).
 876
 877           Note: This option will increase the size of the coreboot image.
 878
 879           If unsure, say N.
 880
 881
 882 config X86EMU_DEBUG_VBE
 883         bool "Debug VESA BIOS Extensions"
 884         default n
 885         depends on X86EMU_DEBUG
 886         help
 887           Print messages related to VESA BIOS Extension (VBE) functions.
 888
 889           Note: This option will increase the size of the coreboot image.
 890
 891           If unsure, say N.
 892
 893 config X86EMU_DEBUG_INT10
 894         bool "Redirect INT10 output to console"
 895         default n
 896         depends on X86EMU_DEBUG
 897         help
 898           Let INT10 (i.e. character output) calls print messages to debug output.
 899
 900           Note: This option will increase the size of the coreboot image.
 901
 902           If unsure, say N.
 903
 904 config X86EMU_DEBUG_INTERRUPTS
 905         bool "Log intXX calls"
 906         default n
 907         depends on X86EMU_DEBUG
 908         help
 909           Print messages related to interrupt handling.
 910
 911           Note: This option will increase the size of the coreboot image.
 912
 913           If unsure, say N.
 914
 915 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
 916         bool "Log special memory accesses"
 917         default n
 918         depends on X86EMU_DEBUG
 919         help
 920           Print messages related to accesses to certain areas of the virtual
 921           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
 922
 923           Note: This option will increase the size of the coreboot image.
 924
 925           If unsure, say N.
 926
 927 config X86EMU_DEBUG_MEM
 928         bool "Log all memory accesses"
 929         default n
 930         depends on X86EMU_DEBUG
 931         help
 932           Print memory accesses made by option ROM.
 933           Note: This also includes accesses to fetch instructions.
 934
 935           Note: This option will increase the size of the coreboot image.
 936
 937           If unsure, say N.
 938
 939 config X86EMU_DEBUG_IO
 940         bool "Log IO accesses"
 941         default n
 942         depends on X86EMU_DEBUG
 943         help
 944           Print I/O accesses made by option ROM.
 945
 946           Note: This option will increase the size of the coreboot image.
 947
 948           If unsure, say N.
 949
 950 config X86EMU_DEBUG_TIMINGS
 951         bool "Output timing information"
 952         default n
 953         depends on X86EMU_DEBUG && UDELAY_LAPIC && HAVE_MONOTONIC_TIMER
 954         help
 955           Print timing information needed by i915tool.
 956
 957           If unsure, say N.
 958
 959 config DEBUG_TPM
 960         bool "Output verbose TPM debug messages"
 961         default n
 962         depends on TPM || TPM2
 963         help
 964           This option enables additional TPM related debug messages.
 965
 966 config DEBUG_SPI_FLASH
 967         bool "Output verbose SPI flash debug messages"
 968         default n
 969         depends on SPI_FLASH
 970         help
 971           This option enables additional SPI flash related debug messages.
 972
 973 config DEBUG_USBDEBUG
 974         bool "Output verbose USB 2.0 EHCI debug dongle messages"
 975         default n
 976         depends on USBDEBUG
 977         help
 978           This option enables additional USB 2.0 debug dongle related messages.
 979
 980           Select this to debug the connection of usbdebug dongle. Note that
 981           you need some other working console to receive the messages.
 982
 983 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
 984 # Only visible with the right southbridge and loglevel.
 985 config DEBUG_INTEL_ME
 986         bool "Verbose logging for Intel Management Engine"
 987         default n
 988         help
 989           Enable verbose logging for Intel Management Engine driver that
 990           is present on Intel 6-series chipsets.
 991 endif
 992
 993 config TRACE
 994         bool "Trace function calls"
 995         default n
 996         help
 997           If enabled, every function will print information to console once
 998           the function is entered. The syntax is ~0xaaaabbbb(0xccccdddd)
 999           the 0xaaaabbbb is the actual function and 0xccccdddd is EIP
1000           of calling function. Please note some printk related functions
1001           are omitted from trace to have good looking console dumps.
1002
1003 config DEBUG_COVERAGE
1004         bool "Debug code coverage"
1005         default n
1006         depends on COVERAGE
1007         help
1008           If enabled, the code coverage hooks in coreboot will output some
1009           information about the coverage data that is dumped.
1010
1011 config DEBUG_BOOT_STATE
1012         bool "Debug boot state machine"
1013         default n
1014         help
1015           Control debugging of the boot state machine.  When selected displays
1016           the state boundaries in ramstage.
1017
1018 config DEBUG_PRINT_PAGE_TABLES
1019         bool "Print the page tables after construction"
1020         default n
1021         depends on ARCH_RISCV
1022         help
1023           After the page tables have been built, print them on the debug
1024           console.
1025
1026 config DEBUG_ADA_CODE
1027         bool "Compile debug code in Ada sources"
1028         default n
1029         help
1030           Add the compiler switch `-gnata` to compile code guarded by
1031           `pragma Debug`.
1032
1033 endmenu
1034
1035
1036 ###############################################################################
1037 # Set variables with no prompt - these can be set anywhere, and putting at
1038 # the end of this file gives the most flexibility.
1039 config ENABLE_APIC_EXT_ID
1040         bool
1041         default n
1042
1043 config WARNINGS_ARE_ERRORS
1044         bool
1045         default y
1046
1047 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1048 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1049 # mutually exclusive. One of these options must be selected in the
1050 # mainboard Kconfig if the chipset supports enabling and disabling of
1051 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1052 # in mainboard/Kconfig to know if the button should be enabled or not.
1053
1054 config POWER_BUTTON_DEFAULT_ENABLE
1055         def_bool n
1056         help
1057           Select when the board has a power button which can optionally be
1058           disabled by the user.
1059
1060 config POWER_BUTTON_DEFAULT_DISABLE
1061         def_bool n
1062         help
1063           Select when the board has a power button which can optionally be
1064           enabled by the user, e.g. when the board ships with a jumper over
1065           the power switch contacts.
1066
1067 config POWER_BUTTON_FORCE_ENABLE
1068         def_bool n
1069         help
1070           Select when the board requires that the power button is always
1071           enabled.
1072
1073 config POWER_BUTTON_FORCE_DISABLE
1074         def_bool n
1075         help
1076           Select when the board requires that the power button is always
1077           disabled, e.g. when it has been hardwired to ground.
1078
1079 config POWER_BUTTON_IS_OPTIONAL
1080         bool
1081         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1082         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1083         help
1084           Internal option that controls ENABLE_POWER_BUTTON visibility.
1085
1086 config REG_SCRIPT
1087         bool
1088         default n
1089         help
1090           Internal option that controls whether we compile in register scripts.
1091
1092 config MAX_REBOOT_CNT
1093         int
1094         default 3
1095         help
1096           Internal option that sets the maximum number of bootblock executions allowed
1097           with the normal image enabled before assuming the normal image is defective
1098           and switching to the fallback image.
1099
1100 config CREATE_BOARD_CHECKLIST
1101         bool
1102         default n
1103         help
1104           When selected, creates a webpage showing the implementation status for
1105           the board.  Routines highlighted in green are complete, yellow are
1106           optional and red are required and must be implemented.  A table is
1107           produced for each stage of the boot process except the bootblock.  The
1108           red items may be used as an implementation checklist for the board.
1109
1110 config MAKE_CHECKLIST_PUBLIC
1111         bool
1112         default n
1113         help
1114           When selected, build/$(CONFIG_MAINBOARD_PART_NUMBER)_checklist.html
1115           is copied into the Documentation/$(CONFIG_MAINBOARD_VENDOR)/Board
1116           directory.
1117
1118 config CHECKLIST_DATA_FILE_LOCATION
1119         string
1120         help
1121           Location of the <stage>_complete.dat and <stage>_optional.dat files
1122           that are consumed during checklist processing.  <stage>_complete.dat
1123           contains the symbols that are expected to be in the resulting image.
1124           <stage>_optional.dat is a subset of <stage>_complete.dat and contains
1125           a list of weak symbols which the resulting image may consume.  Other
1126           symbols contained only in <stage>_complete.dat will be flagged as
1127           required and not implemented if a weak implementation is found in the
1128           resulting image.
1129
1130 config RAMSTAGE_ADA
1131         def_bool n
1132         help
1133           Selected by features that use Ada code in ramstage.
1134
1135 config RAMSTAGE_LIBHWBASE
1136         def_bool n
1137         select RAMSTAGE_ADA
1138         help
1139           Selected by features that require `libhwbase` in ramstage.
1140
1141 config HWBASE_DYNAMIC_MMIO
1142         def_bool y
1143
1144 config UNCOMPRESSED_RAMSTAGE
1145         bool
1146
1147 config NO_XIP_EARLY_STAGES
1148         bool
1149         default n if ARCH_X86
1150         default y
1151         help
1152           Identify if early stages are eXecute-In-Place(XIP).
1153
1154 config EARLY_CBMEM_INIT
1155         def_bool !LATE_CBMEM_INIT
1156
1157 config EARLY_CBMEM_LIST
1158         bool
1159         default n
1160         help
1161           Enable display of CBMEM during romstage and postcar.
1162
1163 config RELOCATABLE_MODULES
1164         bool
1165         help
1166           If RELOCATABLE_MODULES is selected then support is enabled for
1167           building relocatable modules in the RAM stage. Those modules can be
1168           loaded anywhere and all the relocations are handled automatically.
1169
1170 config NO_STAGE_CACHE
1171         bool
1172         help
1173           Do not save any component in stage cache for resume path. On resume,
1174           all components would be read back from CBFS again.
1175
1176 config GENERIC_GPIO_LIB
1177         bool
1178         help
1179           If enabled, compile the generic GPIO library. A "generic" GPIO
1180           implies configurability usually found on SoCs, particularly the
1181           ability to control internal pull resistors.
1182
1183 config GENERIC_SPD_BIN
1184         bool
1185         help
1186           If enabled, add support for adding spd.hex files in cbfs as spd.bin
1187           and locating it runtime to load SPD. Additionally provide provision to
1188           fetch SPD over SMBus.
1189
1190 config DIMM_MAX
1191         int
1192         default 4
1193         depends on GENERIC_SPD_BIN
1194         help
1195           Total number of memory DIMM slots available on motherboard.
1196           It is multiplication of number of channel to number of DIMMs per
1197           channel
1198
1199 config DIMM_SPD_SIZE
1200         int
1201         default 256
1202         help
1203           Total SPD size that will be used for DIMM.
1204           Ex: DDR3 256, DDR4 512.
1205
1206 config BOARD_ID_AUTO
1207         bool
1208         default n
1209         help
1210           Mainboards that can read a board ID from the hardware straps
1211           (ie. GPIO) select this configuration option.
1212
1213 config BOARD_ID_MANUAL
1214         bool
1215         default n
1216         depends on !BOARD_ID_AUTO
1217         help
1218           If you want to maintain a board ID, but the hardware does not
1219           have straps to automatically determine the ID, you can say Y
1220           here and add a file named 'board_id' to CBFS. If you don't know
1221           what this is about, say N.
1222
1223 config BOOTBLOCK_CUSTOM
1224         # To be selected by arch, SoC or mainboard if it does not want use the normal
1225         # src/lib/bootblock.c#main() C entry point.
1226         bool
1227
1228 config C_ENVIRONMENT_BOOTBLOCK
1229         # To be selected by arch or platform if a C environment is available during the
1230         # bootblock. Normally this signifies availability of RW memory (e.g. SRAM).
1231         bool
1232
1233 ###############################################################################
1234 # Set default values for symbols created before mainboards.  This allows the
1235 # option to be displayed in the general menu, but the default to be loaded in
1236 # the mainboard if desired.
1237 config COMPRESS_RAMSTAGE
1238         default y if !UNCOMPRESSED_RAMSTAGE
1239
1240 config COMPRESS_PRERAM_STAGES
1241         depends on !ARCH_X86
1242         default y
1243
1244 config INCLUDE_CONFIG_FILE
1245         default y
1246
1247 config BOARD_ID_STRING
1248         default "(none)"
1249         depends on BOARD_ID_MANUAL
1250
1251 config BOOTSPLASH_FILE
1252         depends on BOOTSPLASH_IMAGE
1253         default "bootsplash.jpg"
1254
1255 config CBFS_SIZE
1256         default ROM_SIZE