src/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2012 Alexandru Gagniuc <mr.nuke.me@gmail.com>
   5 ## Copyright (C) 2009-2010 coresystems GmbH
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; version 2 of the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16
  17 mainmenu "coreboot configuration"
  18
  19 menu "General setup"
  20
  21 config LOCALVERSION
  22         string "Local version string"
  23         help
  24           Append an extra string to the end of the coreboot version.
  25
  26           This can be useful if, for instance, you want to append the
  27           respective board's hostname or some other identifying string to
  28           the coreboot version number, so that you can easily distinguish
  29           boot logs of different boards from each other.
  30
  31 config CBFS_PREFIX
  32         string "CBFS prefix to use"
  33         default "fallback"
  34         help
  35           Select the prefix to all files put into the image. It's "fallback"
  36           by default, "normal" is a common alternative.
  37
  38 config COMMON_CBFS_SPI_WRAPPER
  39         bool
  40         default n
  41         depends on SPI_FLASH
  42         depends on !ARCH_X86
  43         help
  44          Use common wrapper to interface CBFS to SPI bootrom.
  45
  46 config MULTIPLE_CBFS_INSTANCES
  47         bool "Multiple CBFS instances in the bootrom"
  48         default n
  49         help
  50           Account for the firmware image containing more than one CBFS
  51           instance. Locations of instances are known at build time and are
  52           communicated between coreboot stages to make sure the next stage is
  53           loaded from the appropriate instance.
  54
  55 choice
  56         prompt "Compiler to use"
  57         default COMPILER_GCC
  58         help
  59           This option allows you to select the compiler used for building
  60           coreboot.
  61           You must build the coreboot crosscompiler for the board that you
  62           have selected.
  63
  64           To build all the GCC crosscompilers (takes a LONG time), run:
  65             make crossgcc
  66
  67           For help on individual architectures, run the command:
  68             make help_toolchain
  69
  70 config COMPILER_GCC
  71         bool "GCC"
  72         help
  73           Use the GNU Compiler Collection (GCC) to build coreboot.
  74
  75           For details see http://gcc.gnu.org.
  76
  77 config COMPILER_LLVM_CLANG
  78         bool "LLVM/clang (TESTING ONLY - Not currently working)"
  79         help
  80           Use LLVM/clang to build coreboot.  To use this, you must build the
  81           coreboot version of the clang compiler.  Run the command
  82             make clang
  83           Note that this option is not currently working correctly and should
  84           really only be selected if you're trying to work on getting clang
  85           operational.
  86
  87           For details see http://clang.llvm.org.
  88
  89 endchoice
  90
  91 config ANY_TOOLCHAIN
  92         bool "Allow building with any toolchain"
  93         default n
  94         depends on COMPILER_GCC
  95         help
  96           Many toolchains break when building coreboot since it uses quite
  97           unusual linker features. Unless developers explicitely request it,
  98           we'll have to assume that they use their distro compiler by mistake.
  99           Make sure that using patched compilers is a conscious decision.
 100
 101 config CCACHE
 102         bool "Use ccache to speed up (re)compilation"
 103         default n
 104         help
 105           Enables the use of ccache for faster builds.
 106
 107           Requires the ccache utility in your system $PATH.
 108
 109           For details see https://ccache.samba.org.
 110
 111 config FMD_GENPARSER
 112         bool "Generate flashmap descriptor parser using flex and bison"
 113         default n
 114         help
 115           Enable this option if you are working on the flashmap descriptor
 116           parser and made changes to fmd_scanner.l or fmd_parser.y.
 117
 118           Otherwise, say N to use the provided pregenerated scanner/parser.
 119
 120 config SCONFIG_GENPARSER
 121         bool "Generate SCONFIG parser using flex and bison"
 122         default n
 123         help
 124           Enable this option if you are working on the sconfig device tree
 125           parser and made changes to sconfig.l or sconfig.y.
 126
 127           Otherwise, say N to use the provided pregenerated scanner/parser.
 128
 129 config USE_OPTION_TABLE
 130         bool "Use CMOS for configuration values"
 131         default n
 132         depends on HAVE_OPTION_TABLE
 133         help
 134           Enable this option if coreboot shall read options from the "CMOS"
 135           NVRAM instead of using hard-coded values.
 136
 137 config STATIC_OPTION_TABLE
 138         bool "Load default configuration values into CMOS on each boot"
 139         default n
 140         depends on USE_OPTION_TABLE
 141         help
 142           Enable this option to reset "CMOS" NVRAM values to default on
 143           every boot.  Use this if you want the NVRAM configuration to
 144           never be modified from its default values.
 145
 146 config UNCOMPRESSED_RAMSTAGE
 147         bool
 148         default n
 149
 150 config COMPRESS_RAMSTAGE
 151         bool "Compress ramstage with LZMA"
 152         default y if !UNCOMPRESSED_RAMSTAGE
 153         default n
 154         help
 155           Compress ramstage to save memory in the flash image. Note
 156           that decompression might slow down booting if the boot flash
 157           is connected through a slow link (i.e. SPI).
 158
 159 config COMPRESS_PRERAM_STAGES
 160         bool "Compress romstage and verstage with LZ4"
 161         depends on !ARCH_X86
 162         default y
 163         help
 164           Compress romstage and (if it exists) verstage with LZ4 to save flash
 165           space and speed up boot, since the time for reading the image from SPI
 166           (and in the vboot case verifying it) is usually much greater than the
 167           time spent decompressing. Doesn't work for XIP stages (assume all
 168           ARCH_X86 for now) for obvious reasons.
 169
 170 config INCLUDE_CONFIG_FILE
 171         bool "Include the coreboot .config file into the ROM image"
 172         default y
 173         help
 174           Include the .config file that was used to compile coreboot
 175           in the (CBFS) ROM image. This is useful if you want to know which
 176           options were used to build a specific coreboot.rom image.
 177
 178           Saying Y here will increase the image size by 2-3KB.
 179
 180           You can use the following command to easily list the options:
 181
 182             grep -a CONFIG_ coreboot.rom
 183
 184           Alternatively, you can also use cbfstool to print the image
 185           contents (including the raw 'config' item we're looking for).
 186
 187           Example:
 188
 189             $ cbfstool coreboot.rom print
 190             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 191                                                        offset 0x0
 192             Alignment: 64 bytes
 193
 194             Name                           Offset     Type         Size
 195             cmos_layout.bin                0x0        cmos layout  1159
 196             fallback/romstage              0x4c0      stage        339756
 197             fallback/ramstage              0x53440    stage        186664
 198             fallback/payload               0x80dc0    payload      51526
 199             config                         0x8d740    raw          3324
 200             (empty)                        0x8e480    null         3610440
 201
 202 config NO_XIP_EARLY_STAGES
 203         bool
 204         default n if ARCH_X86
 205         default y
 206         help
 207           Identify if early stages are eXecute-In-Place(XIP).
 208
 209 config EARLY_CBMEM_INIT
 210         def_bool !LATE_CBMEM_INIT
 211
 212 config COLLECT_TIMESTAMPS
 213         bool "Create a table of timestamps collected during boot"
 214         default n
 215         help
 216           Make coreboot create a table of timer-ID/timer-value pairs to
 217           allow measuring time spent at different phases of the boot process.
 218
 219 config USE_BLOBS
 220         bool "Allow use of binary-only repository"
 221         default n
 222         help
 223           This draws in the blobs repository, which contains binary files that
 224           might be required for some chipsets or boards.
 225           This flag ensures that a "Free" option remains available for users.
 226
 227 config COVERAGE
 228         bool "Code coverage support"
 229         depends on COMPILER_GCC
 230         default n
 231         help
 232           Add code coverage support for coreboot. This will store code
 233           coverage information in CBMEM for extraction from user space.
 234           If unsure, say N.
 235
 236 config RELOCATABLE_MODULES
 237         bool
 238         default n
 239         help
 240          If RELOCATABLE_MODULES is selected then support is enabled for
 241          building relocatable modules in the RAM stage. Those modules can be
 242          loaded anywhere and all the relocations are handled automatically.
 243
 244 config RELOCATABLE_RAMSTAGE
 245         depends on EARLY_CBMEM_INIT
 246         bool "Build the ramstage to be relocatable in 32-bit address space."
 247         default n
 248         select RELOCATABLE_MODULES
 249         help
 250          The reloctable ramstage support allows for the ramstage to be built
 251          as a relocatable module. The stage loader can identify a place
 252          out of the OS way so that copying memory is unnecessary during an S3
 253          wake. When selecting this option the romstage is responsible for
 254          determing a stack location to use for loading the ramstage.
 255
 256 config CACHE_RELOCATED_RAMSTAGE_OUTSIDE_CBMEM
 257         depends on RELOCATABLE_RAMSTAGE
 258         bool "Cache the relocated ramstage outside of cbmem."
 259         default n
 260         help
 261          The relocated ramstage is saved in an area specified by the
 262          by the board and/or chipset.
 263
 264 config NO_STAGE_CACHE
 265         bool
 266         default n
 267         help
 268          Do not save any component in stage cache for resume path. On resume,
 269          all components would be read back from CBFS again.
 270
 271 # TODO: This doesn't belong here, move to src/arch/x86/Kconfig
 272 choice
 273         prompt "Bootblock behaviour"
 274         default BOOTBLOCK_SIMPLE
 275
 276 config BOOTBLOCK_SIMPLE
 277         bool "Always load fallback"
 278
 279 config BOOTBLOCK_NORMAL
 280         bool "Switch to normal if CMOS says so"
 281
 282 endchoice
 283
 284 # To be selected by arch, SoC or mainboard if it does not want use the normal
 285 # src/lib/bootblock.c#main() C entry point.
 286 config BOOTBLOCK_CUSTOM
 287         bool
 288         default n
 289
 290 config BOOTBLOCK_SOURCE
 291         string
 292         default "bootblock_simple.c" if BOOTBLOCK_SIMPLE
 293         default "bootblock_normal.c" if BOOTBLOCK_NORMAL
 294
 295 # To be selected by arch or platform if a C environment is available during the
 296 # bootblock. Normally this signifies availability of RW memory (e.g. SRAM).
 297 config C_ENVIRONMENT_BOOTBLOCK
 298         bool
 299         default n
 300
 301 config SKIP_MAX_REBOOT_CNT_CLEAR
 302         bool "Do not clear reboot count after successful boot"
 303         default n
 304         depends on BOOTBLOCK_NORMAL
 305         help
 306           Do not clear the reboot count immediately after successful boot.
 307           Set to allow the payload to control normal/fallback image recovery.
 308           Note that it is the responsibility of the payload to reset the
 309           normal boot bit to 1 after each successsful boot.
 310
 311 config UPDATE_IMAGE
 312         bool "Update existing coreboot.rom image"
 313         default n
 314         help
 315           If this option is enabled, no new coreboot.rom file
 316           is created. Instead it is expected that there already
 317           is a suitable file for further processing.
 318           The bootblock will not be modified.
 319
 320           If unsure, select 'N'
 321
 322 config GENERIC_GPIO_LIB
 323         bool
 324         default n
 325         help
 326           If enabled, compile the generic GPIO library. A "generic" GPIO
 327           implies configurability usually found on SoCs, particularly the
 328           ability to control internal pull resistors.
 329
 330 config BOARD_ID_AUTO
 331         bool
 332         default n
 333         help
 334           Mainboards that can read a board ID from the hardware straps
 335           (ie. GPIO) select this configuration option.
 336
 337 config BOARD_ID_MANUAL
 338         bool
 339         default n
 340         depends on !BOARD_ID_AUTO
 341         help
 342           If you want to maintain a board ID, but the hardware does not
 343           have straps to automatically determine the ID, you can say Y
 344           here and add a file named 'board_id' to CBFS. If you don't know
 345           what this is about, say N.
 346
 347 config BOARD_ID_STRING
 348         string "Board ID"
 349         default "(none)"
 350         depends on BOARD_ID_MANUAL
 351         help
 352           This string is placed in the 'board_id' CBFS file for indicating
 353           board type.
 354
 355 config RAM_CODE_SUPPORT
 356         bool
 357         default n
 358         help
 359           If enabled, coreboot discovers RAM configuration (value obtained by
 360           reading board straps) and stores it in coreboot table.
 361
 362 config BOOTSPLASH_IMAGE
 363         bool "Add a bootsplash image"
 364         help
 365           Select this option if you have a bootsplash image that you would
 366           like to add to your ROM.
 367
 368           This will only add the image to the ROM. To actually run it check
 369           options under 'Display' section.
 370
 371 config BOOTSPLASH_FILE
 372         string "Bootsplash path and filename"
 373         depends on BOOTSPLASH_IMAGE
 374         default "bootsplash.jpg"
 375         help
 376           The path and filename of the file to use as graphical bootsplash
 377           screen. The file format has to be jpg.
 378
 379 endmenu
 380
 381 menu "Mainboard"
 382
 383 source "src/mainboard/Kconfig"
 384
 385 # defaults for CBFS_SIZE are set at the end of the file.
 386 config CBFS_SIZE
 387         hex "Size of CBFS filesystem in ROM"
 388         help
 389           This is the part of the ROM actually managed by CBFS, located at the
 390           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 391           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 392           to span the whole ROM on all but Intel systems that use an Intel Firmware
 393           Descriptor.  It can be overridden to make coreboot live alongside other
 394           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 395           binaries.
 396
 397 config FMDFILE
 398         string "fmap description file in fmd format"
 399         default "src/mainboard/$(CONFIG_MAINBOARD_DIR)/chromeos.fmd" if CHROMEOS
 400         default ""
 401         help
 402           The build system creates a default FMAP from ROM_SIZE and CBFS_SIZE,
 403           but in some cases more complex setups are required.
 404           When an fmd is specified, it overrides the default format.
 405
 406 endmenu
 407
 408 # load site-local kconfig to allow user specific defaults and overrides
 409 source "site-local/Kconfig"
 410
 411 config SYSTEM_TYPE_LAPTOP
 412         default n
 413         bool
 414
 415 config CBFS_AUTOGEN_ATTRIBUTES
 416         default n
 417         bool
 418         help
 419           If this option is selected, every file in cbfs which has a constraint
 420           regarding position or alignment will get an additional file attribute
 421           which describes this constraint.
 422
 423 menu "Chipset"
 424
 425 comment "SoC"
 426 source "src/soc/*/*/Kconfig"
 427 comment "CPU"
 428 source "src/cpu/Kconfig"
 429 comment "Northbridge"
 430 source "src/northbridge/*/*/Kconfig"
 431 comment "Southbridge"
 432 source "src/southbridge/*/*/Kconfig"
 433 comment "Super I/O"
 434 source "src/superio/*/Kconfig"
 435 comment "Embedded Controllers"
 436 source "src/ec/acpi/Kconfig"
 437 source "src/ec/*/*/Kconfig"
 438 # FIXME move to vendorcode
 439 source "src/drivers/intel/fsp1_0/Kconfig"
 440
 441 source "src/southbridge/intel/common/firmware/Kconfig"
 442 source "src/vendorcode/*/Kconfig"
 443
 444 source "src/arch/*/Kconfig"
 445
 446 endmenu
 447
 448 source "src/device/Kconfig"
 449
 450 menu "Generic Drivers"
 451 source "src/drivers/*/Kconfig"
 452 source "src/drivers/*/*/Kconfig"
 453 endmenu
 454
 455 source "src/acpi/Kconfig"
 456
 457 config RTC
 458         bool
 459         default n
 460
 461 config TPM
 462         bool
 463         default n
 464         select LPC_TPM if ARCH_X86
 465         select I2C_TPM if ARCH_ARM
 466         select I2C_TPM if ARCH_ARM64
 467         help
 468           Enable this option to enable TPM support in coreboot.
 469
 470           If unsure, say N.
 471
 472 config RAMTOP
 473         hex
 474         default 0x200000
 475         depends on ARCH_X86
 476
 477 config HEAP_SIZE
 478         hex
 479         default 0x4000
 480
 481 config STACK_SIZE
 482         hex
 483         default 0x1000 if ARCH_X86
 484         default 0x0
 485
 486 config MAX_CPUS
 487         int
 488         default 1
 489
 490 config MMCONF_SUPPORT_DEFAULT
 491         bool
 492         default n
 493
 494 config MMCONF_SUPPORT
 495         bool
 496         default n
 497
 498 config BOOTMODE_STRAPS
 499         bool
 500         default n
 501
 502 source "src/console/Kconfig"
 503
 504 config HAVE_ACPI_RESUME
 505         bool
 506         default n
 507
 508 config RESUME_PATH_SAME_AS_BOOT
 509         bool
 510         default y if ARCH_X86
 511         depends on HAVE_ACPI_RESUME
 512         help
 513           This option indicates that when a system resumes it takes the
 514           same path as a regular boot. e.g. an x86 system runs from the
 515           reset vector at 0xfffffff0 on both resume and warm/cold boot.
 516
 517 config HAVE_HARD_RESET
 518         bool
 519         default n
 520         help
 521           This variable specifies whether a given board has a hard_reset
 522           function, no matter if it's provided by board code or chipset code.
 523
 524 config HAVE_ROMSTAGE_CONSOLE_SPINLOCK
 525         bool
 526         default n
 527
 528 config HAVE_ROMSTAGE_NVRAM_CBFS_SPINLOCK
 529         bool
 530         default n
 531         help
 532           This should be enabled on certain plaforms, such as the AMD
 533           SR565x, that cannot handle concurrent CBFS accesses from
 534           multiple APs during early startup.
 535
 536 config HAVE_ROMSTAGE_MICROCODE_CBFS_SPINLOCK
 537         bool
 538         default n
 539
 540 config HAVE_MONOTONIC_TIMER
 541         def_bool n
 542         help
 543          The board/chipset provides a monotonic timer.
 544
 545 config GENERIC_UDELAY
 546         def_bool n
 547         depends on HAVE_MONOTONIC_TIMER
 548         help
 549          The board/chipset uses a generic udelay function utilizing the
 550          monotonic timer.
 551
 552 config TIMER_QUEUE
 553         def_bool n
 554         depends on HAVE_MONOTONIC_TIMER
 555         help
 556           Provide a timer queue for performing time-based callbacks.
 557
 558 config COOP_MULTITASKING
 559         def_bool n
 560         depends on TIMER_QUEUE && ARCH_X86
 561         help
 562           Cooperative multitasking allows callbacks to be multiplexed on the
 563           main thread of ramstage. With this enabled it allows for multiple
 564           execution paths to take place when they have udelay() calls within
 565           their code.
 566
 567 config NUM_THREADS
 568         int
 569         default 4
 570         depends on COOP_MULTITASKING
 571         help
 572           How many execution threads to cooperatively multitask with.
 573
 574 config HAVE_OPTION_TABLE
 575         bool
 576         default n
 577         help
 578           This variable specifies whether a given board has a cmos.layout
 579           file containing NVRAM/CMOS bit definitions.
 580           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 581
 582 config PIRQ_ROUTE
 583         bool
 584         default n
 585
 586 config HAVE_SMI_HANDLER
 587         bool
 588         default n
 589
 590 config PCI_IO_CFG_EXT
 591         bool
 592         default n
 593
 594 config IOAPIC
 595         bool
 596         default n
 597
 598 config CACHE_ROM_SIZE_OVERRIDE
 599         hex
 600         default 0
 601
 602 # TODO: Can probably be removed once all chipsets have kconfig options for it.
 603 config VIDEO_MB
 604         int
 605         default 0
 606
 607 config USE_WATCHDOG_ON_BOOT
 608         bool
 609         default n
 610
 611 config VGA
 612         bool
 613         default n
 614         help
 615           Build board-specific VGA code.
 616
 617 config GFXUMA
 618         bool
 619         default n
 620         help
 621           Enable Unified Memory Architecture for graphics.
 622
 623 config HAVE_ACPI_TABLES
 624         bool
 625         help
 626           This variable specifies whether a given board has ACPI table support.
 627           It is usually set in mainboard/*/Kconfig.
 628
 629 config HAVE_MP_TABLE
 630         bool
 631         help
 632           This variable specifies whether a given board has MP table support.
 633           It is usually set in mainboard/*/Kconfig.
 634           Whether or not the MP table is actually generated by coreboot
 635           is configurable by the user via GENERATE_MP_TABLE.
 636
 637 config HAVE_PIRQ_TABLE
 638         bool
 639         help
 640           This variable specifies whether a given board has PIRQ table support.
 641           It is usually set in mainboard/*/Kconfig.
 642           Whether or not the PIRQ table is actually generated by coreboot
 643           is configurable by the user via GENERATE_PIRQ_TABLE.
 644
 645 config MAX_PIRQ_LINKS
 646         int
 647         default 4
 648         help
 649           This variable specifies the number of PIRQ interrupt links which are
 650           routable. On most chipsets, this is 4, INTA through INTD. Some
 651           chipsets offer more than four links, commonly up to INTH. They may
 652           also have a separate link for ATA or IOAPIC interrupts. When the PIRQ
 653           table specifies links greater than 4, pirq_route_irqs will not
 654           function properly, unless this variable is correctly set.
 655
 656 config COMMON_FADT
 657         bool
 658         default n
 659
 660 config ACPI_NHLT
 661         bool
 662         default n
 663         help
 664           Build support for NHLT (non HD Audio) ACPI table generation.
 665
 666 #These Options are here to avoid "undefined" warnings.
 667 #The actual selection and help texts are in the following menu.
 668
 669 menu "System tables"
 670
 671 config GENERATE_MP_TABLE
 672         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 673         bool
 674         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 675         help
 676           Generate an MP table (conforming to the Intel MultiProcessor
 677           specification 1.4) for this board.
 678
 679           If unsure, say Y.
 680
 681 config GENERATE_PIRQ_TABLE
 682         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 683         bool
 684         default HAVE_PIRQ_TABLE
 685         help
 686           Generate a PIRQ table for this board.
 687
 688           If unsure, say Y.
 689
 690 config GENERATE_SMBIOS_TABLES
 691         depends on ARCH_X86
 692         bool "Generate SMBIOS tables"
 693         default y
 694         help
 695           Generate SMBIOS tables for this board.
 696
 697           If unsure, say Y.
 698
 699 config SMBIOS_PROVIDED_BY_MOBO
 700         bool
 701         default n
 702
 703 config MAINBOARD_SERIAL_NUMBER
 704         string "SMBIOS Serial Number"
 705         depends on GENERATE_SMBIOS_TABLES
 706         depends on !SMBIOS_PROVIDED_BY_MOBO
 707         default "123456789"
 708         help
 709           The Serial Number to store in SMBIOS structures.
 710
 711 config MAINBOARD_VERSION
 712         string "SMBIOS Version Number"
 713         depends on GENERATE_SMBIOS_TABLES
 714         depends on !SMBIOS_PROVIDED_BY_MOBO
 715         default "1.0"
 716         help
 717           The Version Number to store in SMBIOS structures.
 718
 719 config MAINBOARD_SMBIOS_MANUFACTURER
 720         string "SMBIOS Manufacturer"
 721         depends on GENERATE_SMBIOS_TABLES
 722         depends on !SMBIOS_PROVIDED_BY_MOBO
 723         default MAINBOARD_VENDOR
 724         help
 725           Override the default Manufacturer stored in SMBIOS structures.
 726
 727 config MAINBOARD_SMBIOS_PRODUCT_NAME
 728         string "SMBIOS Product name"
 729         depends on GENERATE_SMBIOS_TABLES
 730         depends on !SMBIOS_PROVIDED_BY_MOBO
 731         default MAINBOARD_PART_NUMBER
 732         help
 733           Override the default Product name stored in SMBIOS structures.
 734
 735 endmenu
 736
 737 source "payloads/Kconfig"
 738
 739 menu "Debugging"
 740
 741 # TODO: Better help text and detailed instructions.
 742 config GDB_STUB
 743         bool "GDB debugging support"
 744         default n
 745         depends on CONSOLE_SERIAL
 746         help
 747           If enabled, you will be able to set breakpoints for gdb debugging.
 748           See src/arch/x86/lib/c_start.S for details.
 749
 750 config GDB_WAIT
 751         bool "Wait for a GDB connection"
 752         default n
 753         depends on GDB_STUB
 754         help
 755           If enabled, coreboot will wait for a GDB connection.
 756
 757 config FATAL_ASSERTS
 758         bool "Halt when hitting a BUG() or assertion error"
 759         default n
 760         help
 761           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 762
 763 config DEBUG_CBFS
 764         bool "Output verbose CBFS debug messages"
 765         default n
 766         help
 767           This option enables additional CBFS related debug messages.
 768
 769 config HAVE_DEBUG_RAM_SETUP
 770         def_bool n
 771
 772 config DEBUG_RAM_SETUP
 773         bool "Output verbose RAM init debug messages"
 774         default n
 775         depends on HAVE_DEBUG_RAM_SETUP
 776         help
 777           This option enables additional RAM init related debug messages.
 778           It is recommended to enable this when debugging issues on your
 779           board which might be RAM init related.
 780
 781           Note: This option will increase the size of the coreboot image.
 782
 783           If unsure, say N.
 784
 785 config HAVE_DEBUG_CAR
 786         def_bool n
 787
 788 config DEBUG_CAR
 789         def_bool n
 790         depends on HAVE_DEBUG_CAR
 791
 792 if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 793 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 794 # printk(BIOS_DEBUG, ...) calls.
 795 config DEBUG_CAR
 796         bool "Output verbose Cache-as-RAM debug messages"
 797         default n
 798         depends on HAVE_DEBUG_CAR
 799         help
 800           This option enables additional CAR related debug messages.
 801 endif
 802
 803 config DEBUG_PIRQ
 804         bool "Check PIRQ table consistency"
 805         default n
 806         depends on GENERATE_PIRQ_TABLE
 807         help
 808           If unsure, say N.
 809
 810 config HAVE_DEBUG_SMBUS
 811         def_bool n
 812
 813 config DEBUG_SMBUS
 814         bool "Output verbose SMBus debug messages"
 815         default n
 816         depends on HAVE_DEBUG_SMBUS
 817         help
 818           This option enables additional SMBus (and SPD) debug messages.
 819
 820           Note: This option will increase the size of the coreboot image.
 821
 822           If unsure, say N.
 823
 824 config DEBUG_SMI
 825         bool "Output verbose SMI debug messages"
 826         default n
 827         depends on HAVE_SMI_HANDLER
 828         select SPI_FLASH_SMM if SPI_CONSOLE
 829         help
 830           This option enables additional SMI related debug messages.
 831
 832           Note: This option will increase the size of the coreboot image.
 833
 834           If unsure, say N.
 835
 836 config DEBUG_SMM_RELOCATION
 837         bool "Debug SMM relocation code"
 838         default n
 839         depends on HAVE_SMI_HANDLER
 840         help
 841           This option enables additional SMM handler relocation related
 842           debug messages.
 843
 844           Note: This option will increase the size of the coreboot image.
 845
 846           If unsure, say N.
 847
 848 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 849 # printk(BIOS_DEBUG, ...) calls.
 850 config DEBUG_MALLOC
 851         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 852         bool
 853         default n
 854         help
 855           This option enables additional malloc related debug messages.
 856
 857           Note: This option will increase the size of the coreboot image.
 858
 859           If unsure, say N.
 860
 861 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 862 # printk(BIOS_DEBUG, ...) calls.
 863 config DEBUG_ACPI
 864         prompt "Output verbose ACPI debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 865         bool
 866         default n
 867         help
 868           This option enables additional ACPI related debug messages.
 869
 870           Note: This option will slightly increase the size of the coreboot image.
 871
 872           If unsure, say N.
 873
 874 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 875 # printk(BIOS_DEBUG, ...) calls.
 876 config REALMODE_DEBUG
 877         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 878         bool
 879         default n
 880         depends on PCI_OPTION_ROM_RUN_REALMODE
 881         help
 882           This option enables additional x86emu related debug messages.
 883
 884           Note: This option will increase the time to emulate a ROM.
 885
 886           If unsure, say N.
 887
 888 config X86EMU_DEBUG
 889         bool "Output verbose x86emu debug messages"
 890         default n
 891         depends on PCI_OPTION_ROM_RUN_YABEL
 892         help
 893           This option enables additional x86emu related debug messages.
 894
 895           Note: This option will increase the size of the coreboot image.
 896
 897           If unsure, say N.
 898
 899 config X86EMU_DEBUG_JMP
 900         bool "Trace JMP/RETF"
 901         default n
 902         depends on X86EMU_DEBUG
 903         help
 904           Print information about JMP and RETF opcodes from x86emu.
 905
 906           Note: This option will increase the size of the coreboot image.
 907
 908           If unsure, say N.
 909
 910 config X86EMU_DEBUG_TRACE
 911         bool "Trace all opcodes"
 912         default n
 913         depends on X86EMU_DEBUG
 914         help
 915           Print _all_ opcodes that are executed by x86emu.
 916
 917           WARNING: This will produce a LOT of output and take a long time.
 918
 919           Note: This option will increase the size of the coreboot image.
 920
 921           If unsure, say N.
 922
 923 config X86EMU_DEBUG_PNP
 924         bool "Log Plug&Play accesses"
 925         default n
 926         depends on X86EMU_DEBUG
 927         help
 928           Print Plug And Play accesses made by option ROMs.
 929
 930           Note: This option will increase the size of the coreboot image.
 931
 932           If unsure, say N.
 933
 934 config X86EMU_DEBUG_DISK
 935         bool "Log Disk I/O"
 936         default n
 937         depends on X86EMU_DEBUG
 938         help
 939           Print Disk I/O related messages.
 940
 941           Note: This option will increase the size of the coreboot image.
 942
 943           If unsure, say N.
 944
 945 config X86EMU_DEBUG_PMM
 946         bool "Log PMM"
 947         default n
 948         depends on X86EMU_DEBUG
 949         help
 950           Print messages related to POST Memory Manager (PMM).
 951
 952           Note: This option will increase the size of the coreboot image.
 953
 954           If unsure, say N.
 955
 956
 957 config X86EMU_DEBUG_VBE
 958         bool "Debug VESA BIOS Extensions"
 959         default n
 960         depends on X86EMU_DEBUG
 961         help
 962           Print messages related to VESA BIOS Extension (VBE) functions.
 963
 964           Note: This option will increase the size of the coreboot image.
 965
 966           If unsure, say N.
 967
 968 config X86EMU_DEBUG_INT10
 969         bool "Redirect INT10 output to console"
 970         default n
 971         depends on X86EMU_DEBUG
 972         help
 973           Let INT10 (i.e. character output) calls print messages to debug output.
 974
 975           Note: This option will increase the size of the coreboot image.
 976
 977           If unsure, say N.
 978
 979 config X86EMU_DEBUG_INTERRUPTS
 980         bool "Log intXX calls"
 981         default n
 982         depends on X86EMU_DEBUG
 983         help
 984           Print messages related to interrupt handling.
 985
 986           Note: This option will increase the size of the coreboot image.
 987
 988           If unsure, say N.
 989
 990 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
 991         bool "Log special memory accesses"
 992         default n
 993         depends on X86EMU_DEBUG
 994         help
 995           Print messages related to accesses to certain areas of the virtual
 996           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
 997
 998           Note: This option will increase the size of the coreboot image.
 999
1000           If unsure, say N.
1001
1002 config X86EMU_DEBUG_MEM
1003         bool "Log all memory accesses"
1004         default n
1005         depends on X86EMU_DEBUG
1006         help
1007           Print memory accesses made by option ROM.
1008           Note: This also includes accesses to fetch instructions.
1009
1010           Note: This option will increase the size of the coreboot image.
1011
1012           If unsure, say N.
1013
1014 config X86EMU_DEBUG_IO
1015         bool "Log IO accesses"
1016         default n
1017         depends on X86EMU_DEBUG
1018         help
1019           Print I/O accesses made by option ROM.
1020
1021           Note: This option will increase the size of the coreboot image.
1022
1023           If unsure, say N.
1024
1025 config X86EMU_DEBUG_TIMINGS
1026         bool "Output timing information"
1027         default n
1028         depends on X86EMU_DEBUG && UDELAY_LAPIC && HAVE_MONOTONIC_TIMER
1029         help
1030           Print timing information needed by i915tool.
1031
1032           If unsure, say N.
1033
1034 config DEBUG_TPM
1035         bool "Output verbose TPM debug messages"
1036         default n
1037         depends on TPM
1038         help
1039           This option enables additional TPM related debug messages.
1040
1041 config DEBUG_SPI_FLASH
1042         bool "Output verbose SPI flash debug messages"
1043         default n
1044         depends on SPI_FLASH
1045         help
1046           This option enables additional SPI flash related debug messages.
1047
1048 config DEBUG_USBDEBUG
1049         bool "Output verbose USB 2.0 EHCI debug dongle messages"
1050         default n
1051         depends on USBDEBUG
1052         help
1053           This option enables additional USB 2.0 debug dongle related messages.
1054
1055           Select this to debug the connection of usbdebug dongle. Note that
1056           you need some other working console to receive the messages.
1057
1058 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
1059 # Only visible with the right southbridge and loglevel.
1060 config DEBUG_INTEL_ME
1061         bool "Verbose logging for Intel Management Engine"
1062         default n
1063         help
1064           Enable verbose logging for Intel Management Engine driver that
1065           is present on Intel 6-series chipsets.
1066 endif
1067
1068 config TRACE
1069         bool "Trace function calls"
1070         default n
1071         help
1072           If enabled, every function will print information to console once
1073           the function is entered. The syntax is ~0xaaaabbbb(0xccccdddd)
1074           the 0xaaaabbbb is the actual function and 0xccccdddd is EIP
1075           of calling function. Please note some printk related functions
1076           are omitted from trace to have good looking console dumps.
1077
1078 config DEBUG_COVERAGE
1079         bool "Debug code coverage"
1080         default n
1081         depends on COVERAGE
1082         help
1083           If enabled, the code coverage hooks in coreboot will output some
1084           information about the coverage data that is dumped.
1085
1086 endmenu
1087
1088 # These probably belong somewhere else, but they are needed somewhere.
1089 config ENABLE_APIC_EXT_ID
1090         bool
1091         default n
1092
1093 config WARNINGS_ARE_ERRORS
1094         bool
1095         default y
1096
1097 # TODO: Remove this when all platforms are fixed.
1098 config IASL_WARNINGS_ARE_ERRORS
1099         def_bool y
1100         help
1101           Select to Fail the build if a IASL generates a warning.
1102           This will be defaulted to disabled for the platforms that
1103           currently fail.  This allows the REST of the platforms to
1104           have this check enabled while we're working to get those
1105           boards fixed.
1106
1107           DO NOT ADD TO ANY ADDITIONAL PLATFORMS INSTEAD OF FIXING
1108           THE ASL.
1109
1110 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1111 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1112 # mutually exclusive. One of these options must be selected in the
1113 # mainboard Kconfig if the chipset supports enabling and disabling of
1114 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1115 # in mainboard/Kconfig to know if the button should be enabled or not.
1116
1117 config POWER_BUTTON_DEFAULT_ENABLE
1118         def_bool n
1119         help
1120           Select when the board has a power button which can optionally be
1121           disabled by the user.
1122
1123 config POWER_BUTTON_DEFAULT_DISABLE
1124         def_bool n
1125         help
1126           Select when the board has a power button which can optionally be
1127           enabled by the user, e.g. when the board ships with a jumper over
1128           the power switch contacts.
1129
1130 config POWER_BUTTON_FORCE_ENABLE
1131         def_bool n
1132         help
1133           Select when the board requires that the power button is always
1134           enabled.
1135
1136 config POWER_BUTTON_FORCE_DISABLE
1137         def_bool n
1138         help
1139           Select when the board requires that the power button is always
1140           disabled, e.g. when it has been hardwired to ground.
1141
1142 config POWER_BUTTON_IS_OPTIONAL
1143         bool
1144         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1145         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1146         help
1147           Internal option that controls ENABLE_POWER_BUTTON visibility.
1148
1149 config REG_SCRIPT
1150         bool
1151         default n
1152         help
1153           Internal option that controls whether we compile in register scripts.
1154
1155 config MAX_REBOOT_CNT
1156         int
1157         default 3
1158         help
1159           Internal option that sets the maximum number of bootblock executions allowed
1160           with the normal image enabled before assuming the normal image is defective
1161           and switching to the fallback image.
1162
1163 config CBFS_SIZE
1164         hex
1165         default ROM_SIZE
1166         help
1167           This is the part of the ROM actually managed by CBFS.  Set it to be
1168           equal to the full rom size if that hasn't been overridden by the
1169           chipset or mainboard.
1170
1171 config DEBUG_BOOT_STATE
1172         bool
1173         default n
1174         help
1175           Control debugging of the boot state machine.  When selected displays
1176           the state boundaries in ramstage.