src/Kconfig

   1 ## SPDX-License-Identifier: GPL-2.0-only
   2
   3 mainmenu "coreboot configuration"
   4
   5 menu "General setup"
   6
   7 config COREBOOT_BUILD
   8         bool
   9         default y
  10
  11 config LOCALVERSION
  12         string "Local version string"
  13         help
  14           Append an extra string to the end of the coreboot version.
  15
  16           This can be useful if, for instance, you want to append the
  17           respective board's hostname or some other identifying string to
  18           the coreboot version number, so that you can easily distinguish
  19           boot logs of different boards from each other.
  20
  21 config CONFIGURABLE_CBFS_PREFIX
  22         bool
  23         help
  24           Select this to prompt to use to configure the prefix for cbfs files.
  25
  26 choice
  27         prompt "CBFS prefix to use"
  28         depends on CONFIGURABLE_CBFS_PREFIX
  29         default CBFS_PREFIX_FALLBACK
  30
  31 config CBFS_PREFIX_FALLBACK
  32         bool "fallback"
  33
  34 config CBFS_PREFIX_NORMAL
  35         bool "normal"
  36
  37 config CBFS_PREFIX_DIY
  38         bool "Define your own cbfs prefix"
  39
  40 endchoice
  41
  42 config CBFS_PREFIX
  43         string "CBFS prefix to use" if CBFS_PREFIX_DIY
  44         default "fallback" if !CONFIGURABLE_CBFS_PREFIX || CBFS_PREFIX_FALLBACK
  45         default "normal" if CBFS_PREFIX_NORMAL
  46         help
  47           Select the prefix to all files put into the image. It's "fallback"
  48           by default, "normal" is a common alternative.
  49
  50 choice
  51         prompt "Compiler to use"
  52         default COMPILER_GCC
  53         help
  54           This option allows you to select the compiler used for building
  55           coreboot.
  56           You must build the coreboot crosscompiler for the board that you
  57           have selected.
  58
  59           To build all the GCC crosscompilers (takes a LONG time), run:
  60             make crossgcc
  61
  62           For help on individual architectures, run the command:
  63             make help_toolchain
  64
  65 config COMPILER_GCC
  66         bool "GCC"
  67         help
  68           Use the GNU Compiler Collection (GCC) to build coreboot.
  69
  70           For details see http://gcc.gnu.org.
  71
  72 config COMPILER_LLVM_CLANG
  73         bool "LLVM/clang"
  74         depends on ALLOW_EXPERIMENTAL_CLANG || ARCH_SUPPORTS_CLANG
  75         help
  76           Use LLVM/clang to build coreboot.  To use this, you must build the
  77           coreboot version of the clang compiler.  Run the command
  78             make clang
  79           Note that Clang is not currently working on all architectures.
  80
  81           For details see http://clang.llvm.org.
  82
  83 endchoice
  84
  85 config ARCH_SUPPORTS_CLANG
  86         bool
  87         help
  88           Opt-in flag for architectures that generally work well with CLANG.
  89           By default the option would be hidden.
  90
  91 config ALLOW_EXPERIMENTAL_CLANG
  92         bool "Allow experimental LLVM/Clang"
  93         depends on !ARCH_SUPPORTS_CLANG
  94         help
  95           On some architectures CLANG does not work that well.
  96           Use this only to try to get CLANG working.
  97
  98 config ANY_TOOLCHAIN
  99         bool "Allow building with any toolchain"
 100         default n
 101         help
 102           Many toolchains break when building coreboot since it uses quite
 103           unusual linker features. Unless developers explicitly request it,
 104           we'll have to assume that they use their distro compiler by mistake.
 105           Make sure that using patched compilers is a conscious decision.
 106
 107 config CCACHE
 108         bool "Use ccache to speed up (re)compilation"
 109         default n
 110         help
 111           Enables the use of ccache for faster builds.
 112
 113           Requires the ccache utility in your system $PATH.
 114
 115           For details see https://ccache.samba.org.
 116
 117 config FMD_GENPARSER
 118         bool "Generate flashmap descriptor parser using flex and bison"
 119         default n
 120         help
 121           Enable this option if you are working on the flashmap descriptor
 122           parser and made changes to fmd_scanner.l or fmd_parser.y.
 123
 124           Otherwise, say N to use the provided pregenerated scanner/parser.
 125
 126 config UTIL_GENPARSER
 127         bool "Generate parsers for bincfg, sconfig and kconfig locally"
 128         default n
 129         help
 130           Enable this option if you are working on the sconfig device tree
 131           parser or bincfg and made changes to the .l or .y files.
 132
 133           Otherwise, say N to use the provided pregenerated scanner/parser.
 134
 135 choice
 136         prompt "Option backend to use"
 137         default USE_MAINBOARD_SPECIFIC_OPTION_BACKEND if HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 138         default USE_OPTION_TABLE if NVRAMCUI_SECONDARY_PAYLOAD
 139
 140 config OPTION_BACKEND_NONE
 141         bool "None"
 142
 143 config USE_OPTION_TABLE
 144         bool "Use CMOS for configuration values"
 145         depends on HAVE_OPTION_TABLE
 146         help
 147           Enable this option if coreboot shall read options from the "CMOS"
 148           NVRAM instead of using hard-coded values.
 149
 150 config USE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 151         bool "Use mainboard-specific option backend"
 152         depends on HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 153         help
 154           Use a mainboard-specific mechanism to access runtime-configurable
 155           options.
 156
 157 endchoice
 158
 159 config STATIC_OPTION_TABLE
 160         bool "Load default configuration values into CMOS on each boot"
 161         depends on USE_OPTION_TABLE
 162         help
 163           Enable this option to reset "CMOS" NVRAM values to default on
 164           every boot.  Use this if you want the NVRAM configuration to
 165           never be modified from its default values.
 166
 167 config COMPRESS_RAMSTAGE
 168         bool "Compress ramstage with LZMA"
 169         depends on HAVE_RAMSTAGE
 170         # Default value set at the end of the file
 171         help
 172           Compress ramstage to save memory in the flash image.
 173
 174 config COMPRESS_PRERAM_STAGES
 175         bool "Compress romstage and verstage with LZ4"
 176         depends on !ARCH_X86 && (HAVE_ROMSTAGE || HAVE_VERSTAGE)
 177         # Default value set at the end of the file
 178         help
 179           Compress romstage and (if it exists) verstage with LZ4 to save flash
 180           space and speed up boot, since the time for reading the image from SPI
 181           (and in the vboot case verifying it) is usually much greater than the
 182           time spent decompressing. Doesn't work for XIP stages (assume all
 183           ARCH_X86 for now) for obvious reasons.
 184
 185 config COMPRESS_BOOTBLOCK
 186         bool
 187         depends on HAVE_BOOTBLOCK
 188         help
 189           This option can be used to compress the bootblock with LZ4 and attach
 190           a small self-decompression stub to its front. This can drastically
 191           reduce boot time on platforms where the bootblock is loaded over a
 192           very slow connection and bootblock size trumps all other factors for
 193           speed. Since using this option usually requires changes to the
 194           SoC memlayout and possibly extra support code, it should not be
 195           user-selectable. (There's no real point in offering this to the user
 196           anyway... if it works and saves boot time, you would always want it.)
 197
 198 config INCLUDE_CONFIG_FILE
 199         bool "Include the coreboot .config file into the ROM image"
 200         # Default value set at the end of the file
 201         help
 202           Include the .config file that was used to compile coreboot
 203           in the (CBFS) ROM image. This is useful if you want to know which
 204           options were used to build a specific coreboot.rom image.
 205
 206           Saying Y here will increase the image size by 2-3KB.
 207
 208           You can use the following command to easily list the options:
 209
 210             grep -a CONFIG_ coreboot.rom
 211
 212           Alternatively, you can also use cbfstool to print the image
 213           contents (including the raw 'config' item we're looking for).
 214
 215           Example:
 216
 217             $ cbfstool coreboot.rom print
 218             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 219                                                        offset 0x0
 220             Alignment: 64 bytes
 221
 222             Name                           Offset     Type         Size
 223             cmos_layout.bin                0x0        CMOS layout  1159
 224             fallback/romstage              0x4c0      stage        339756
 225             fallback/ramstage              0x53440    stage        186664
 226             fallback/payload               0x80dc0    payload      51526
 227             config                         0x8d740    raw          3324
 228             (empty)                        0x8e480    null         3610440
 229
 230 config COLLECT_TIMESTAMPS
 231         bool "Create a table of timestamps collected during boot"
 232         default y if ARCH_X86
 233         help
 234           Make coreboot create a table of timer-ID/timer-value pairs to
 235           allow measuring time spent at different phases of the boot process.
 236
 237 config TIMESTAMPS_ON_CONSOLE
 238         bool "Print the timestamp values on the console"
 239         default n
 240         depends on COLLECT_TIMESTAMPS
 241         help
 242           Print the timestamps to the debug console if enabled at level info.
 243
 244 config USE_BLOBS
 245         bool "Allow use of binary-only repository"
 246         default y
 247         help
 248           This draws in the blobs repository, which contains binary files that
 249           might be required for some chipsets or boards.
 250           This flag ensures that a "Free" option remains available for users.
 251
 252 config USE_AMD_BLOBS
 253         bool "Allow AMD blobs repository (with license agreement)"
 254         depends on USE_BLOBS
 255         help
 256           This draws in the amd_blobs repository, which contains binary files
 257           distributed by AMD, including VBIOS, PSP bootloaders, SMU firmwares,
 258           etc.  Selecting this item to download or clone the repo implies your
 259           agreement to the AMD license agreement.  A copy of the license text
 260           may be reviewed by reading Documentation/soc/amd/amdblobs_license.md,
 261           and your copy of the license is present in the repo once downloaded.
 262
 263           Note that for some products, omitting PSP, SMU images, or other items
 264           may result in a nonbooting coreboot.rom.
 265
 266 config USE_QC_BLOBS
 267         bool "Allow QC blobs repository (selecting this agrees to the license!)"
 268         depends on USE_BLOBS
 269         help
 270           This draws in the qc_blobs repository, which contains binary files
 271           distributed by Qualcomm that are required to build firmware for
 272           certain Qualcomm SoCs (including QcLib, QC-SEC, qtiseclib and QUP
 273           firmware). If you say Y here you are implicitly agreeing to the
 274           Qualcomm license agreement which can be found at:
 275           https://review.coreboot.org/cgit/qc_blobs.git/tree/LICENSE
 276
 277           *****************************************************
 278           PLEASE MAKE SURE YOU READ AND AGREE TO ALL TERMS IN
 279           ABOVE LICENSE AGREEMENT BEFORE SELECTING THIS OPTION!
 280           *****************************************************
 281
 282           Not selecting this option means certain Qualcomm SoCs and related
 283           mainboards cannot be built and will be hidden from the "Mainboards"
 284           section.
 285
 286 config COVERAGE
 287         bool "Code coverage support"
 288         depends on COMPILER_GCC
 289         help
 290           Add code coverage support for coreboot. This will store code
 291           coverage information in CBMEM for extraction from user space.
 292           If unsure, say N.
 293
 294 config UBSAN
 295         bool "Undefined behavior sanitizer support"
 296         default n
 297         help
 298           Instrument the code with checks for undefined behavior. If unsure,
 299           say N because it adds a small performance penalty and may abort
 300           on code that happens to work in spite of the UB.
 301
 302 config HAVE_ASAN_IN_ROMSTAGE
 303         bool
 304         default n
 305
 306 config ASAN_IN_ROMSTAGE
 307         bool
 308         default n
 309         help
 310           Enable address sanitizer in romstage for platform.
 311
 312 config HAVE_ASAN_IN_RAMSTAGE
 313         bool
 314         default n
 315
 316 config ASAN_IN_RAMSTAGE
 317         bool
 318         default n
 319         help
 320           Enable address sanitizer in ramstage for platform.
 321
 322 config ASAN
 323         bool "Address sanitizer support"
 324         default n
 325         select ASAN_IN_ROMSTAGE if HAVE_ASAN_IN_ROMSTAGE
 326         select ASAN_IN_RAMSTAGE if HAVE_ASAN_IN_RAMSTAGE
 327         depends on COMPILER_GCC
 328         help
 329           Enable address sanitizer - runtime memory debugger,
 330           designed to find out-of-bounds accesses and use-after-scope bugs.
 331
 332           This feature consumes up to 1/8 of available memory and brings about
 333           ~1.5x performance slowdown.
 334
 335           If unsure, say N.
 336
 337 if ASAN
 338         comment "Before using this feature, make sure that           "
 339         comment "asan_shadow_offset_callback patch is applied to GCC."
 340 endif
 341
 342 choice
 343         prompt "Stage Cache for ACPI S3 resume"
 344         default NO_STAGE_CACHE if !HAVE_ACPI_RESUME
 345         default TSEG_STAGE_CACHE if SMM_TSEG
 346
 347 config NO_STAGE_CACHE
 348         bool "Disabled"
 349         help
 350           Do not save any component in stage cache for resume path. On resume,
 351           all components would be read back from CBFS again.
 352
 353 config TSEG_STAGE_CACHE
 354         bool "TSEG"
 355         depends on SMM_TSEG
 356         help
 357           The option enables stage cache support for platform. Platform
 358           can stash copies of postcar, ramstage and raw runtime data
 359           inside SMM TSEG, to be restored on S3 resume path.
 360
 361 config CBMEM_STAGE_CACHE
 362         bool "CBMEM"
 363         depends on !SMM_TSEG
 364         help
 365           The option enables stage cache support for platform. Platform
 366           can stash copies of postcar, ramstage and raw runtime data
 367           inside CBMEM.
 368
 369           While the approach is faster than reloading stages from boot media
 370           it is also a possible attack scenario via which OS can possibly
 371           circumvent SMM locks and SPI write protections.
 372
 373           If unsure, select 'N'
 374
 375 endchoice
 376
 377 config UPDATE_IMAGE
 378         bool "Update existing coreboot.rom image"
 379         help
 380           If this option is enabled, no new coreboot.rom file
 381           is created. Instead it is expected that there already
 382           is a suitable file for further processing.
 383           The bootblock will not be modified.
 384
 385           If unsure, select 'N'
 386
 387 config BOOTSPLASH_IMAGE
 388         bool "Add a bootsplash image"
 389         help
 390           Select this option if you have a bootsplash image that you would
 391           like to add to your ROM.
 392
 393           This will only add the image to the ROM. To actually run it check
 394           options under 'Display' section.
 395
 396 config BOOTSPLASH_FILE
 397         string "Bootsplash path and filename"
 398         depends on BOOTSPLASH_IMAGE
 399         # Default value set at the end of the file
 400         help
 401           The path and filename of the file to use as graphical bootsplash
 402           screen. The file format has to be jpg.
 403
 404 config FW_CONFIG
 405         bool "Firmware Configuration Probing"
 406         default n
 407         help
 408           Enable support for probing devices with fw_config.  This is a simple
 409           bitmask broken into fields and options for probing.
 410
 411 config FW_CONFIG_SOURCE_CHROMEEC_CBI
 412         bool "Obtain Firmware Configuration value from Google Chrome EC CBI"
 413         depends on FW_CONFIG && EC_GOOGLE_CHROMEEC
 414         default n
 415         help
 416           This option tells coreboot to read the firmware configuration value
 417           from the Google Chrome Embedded Controller CBI interface.  This source
 418           is not tried if FW_CONFIG_SOURCE_CBFS is enabled and the value was
 419           found in CBFS.
 420
 421 config FW_CONFIG_SOURCE_CBFS
 422         bool "Obtain Firmware Configuration value from CBFS"
 423         depends on FW_CONFIG
 424         default n
 425         help
 426           With this option enabled coreboot will look for the 32bit firmware
 427           configuration value in CBFS at the selected prefix with the file name
 428           "fw_config".  This option will override other sources and allow the
 429           local image to preempt the mainboard selected source and can be used as
 430           FW_CONFIG_SOURCE_CHROMEEC_CBI fallback option.
 431
 432 config FW_CONFIG_SOURCE_VPD
 433         bool "Obtain Firmware Configuration value from VPD"
 434         depends on FW_CONFIG && VPD
 435         default n
 436         help
 437           With this option enabled coreboot will look for the 32bit firmware
 438           configuration value in VPD key name "fw_config".  This option will
 439           override other sources and allow the local image to preempt the mainboard
 440           selected source and can be used for other FW_CONFIG_SOURCEs fallback option.
 441
 442 config HAVE_RAMPAYLOAD
 443         bool
 444
 445 config RAMPAYLOAD
 446         bool "Enable coreboot flow without executing ramstage"
 447         default y if ARCH_X86
 448         depends on HAVE_RAMPAYLOAD
 449         help
 450           If this option is enabled, coreboot flow will skip ramstage
 451           loading and execution of ramstage to load payload.
 452
 453           Instead it is expected to load payload from postcar stage itself.
 454
 455           In this flow coreboot will perform basic x86 initialization
 456           (DRAM resource allocation), MTRR programming,
 457           Skip PCI enumeration logic and only allocate BAR for fixed devices
 458           (bootable devices, TPM over GSPI).
 459
 460 config HAVE_CONFIGURABLE_RAMSTAGE
 461         bool
 462
 463 config CONFIGURABLE_RAMSTAGE
 464         bool "Enable a configurable ramstage."
 465         default y if ARCH_X86
 466         depends on HAVE_CONFIGURABLE_RAMSTAGE
 467         help
 468           A configurable ramstage allows you to select which parts of the ramstage
 469           to run. Currently, we can only select a minimal PCI scanning step.
 470           The minimal PCI scanning will only check those parts that are enabled
 471           in the devicetree.cb. By convention none of those devices should be bridges.
 472
 473 config MINIMAL_PCI_SCANNING
 474         bool "Enable minimal PCI scanning"
 475         depends on CONFIGURABLE_RAMSTAGE && PCI
 476         help
 477           If this option is enabled, coreboot will scan only PCI devices
 478           marked as mandatory in devicetree.cb
 479 endmenu
 480
 481 menu "Mainboard"
 482
 483 source "src/mainboard/Kconfig"
 484
 485 config DEVICETREE
 486         string
 487         default "devicetree.cb"
 488         help
 489           This symbol allows mainboards to select a different file under their
 490           mainboard directory for the devicetree.cb file.  This allows the board
 491           variants that need different devicetrees to be in the same directory.
 492
 493           Examples: "devicetree.variant.cb"
 494                     "variant/devicetree.cb"
 495
 496 config OVERRIDE_DEVICETREE
 497         string
 498         default ""
 499         help
 500           This symbol allows variants to provide an override devicetree file to
 501           override the registers and/or add new devices on top of the ones
 502           provided by baseboard devicetree using CONFIG_DEVICETREE.
 503
 504           Examples: "devicetree.variant-override.cb"
 505                     "variant/devicetree-override.cb"
 506
 507 config FMDFILE
 508         string "fmap description file in fmd format"
 509         default "src/mainboard/\$(CONFIG_MAINBOARD_DIR)/chromeos.fmd" if CHROMEOS
 510         default ""
 511         help
 512           The build system creates a default FMAP from ROM_SIZE and CBFS_SIZE,
 513           but in some cases more complex setups are required.
 514           When an fmd is specified, it overrides the default format.
 515
 516 config CBFS_SIZE
 517         hex "Size of CBFS filesystem in ROM"
 518         depends on FMDFILE = ""
 519         # Default value set at the end of the file
 520         help
 521           This is the part of the ROM actually managed by CBFS, located at the
 522           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 523           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 524           to span the whole ROM on all but Intel systems that use an Intel Firmware
 525           Descriptor.  It can be overridden to make coreboot live alongside other
 526           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 527           binaries. This symbol should only be used to generate a default FMAP and
 528           is unused when a non-default fmd file is provided via CONFIG_FMDFILE.
 529
 530 endmenu
 531
 532 # load site-local kconfig to allow user specific defaults and overrides
 533 source "site-local/Kconfig"
 534
 535 config SYSTEM_TYPE_LAPTOP
 536         default n
 537         bool
 538
 539 config SYSTEM_TYPE_TABLET
 540         default n
 541         bool
 542
 543 config SYSTEM_TYPE_DETACHABLE
 544         default n
 545         bool
 546
 547 config SYSTEM_TYPE_CONVERTIBLE
 548         default n
 549         bool
 550
 551 config CBFS_AUTOGEN_ATTRIBUTES
 552         default n
 553         bool
 554         help
 555           If this option is selected, every file in cbfs which has a constraint
 556           regarding position or alignment will get an additional file attribute
 557           which describes this constraint.
 558
 559 menu "Chipset"
 560
 561 comment "SoC"
 562 source "src/soc/*/*/Kconfig"
 563 source "src/soc/*/*/Kconfig.common"
 564 comment "CPU"
 565 source "src/cpu/Kconfig"
 566 comment "Northbridge"
 567 source "src/northbridge/*/*/Kconfig"
 568 source "src/northbridge/*/*/Kconfig.common"
 569 comment "Southbridge"
 570 source "src/southbridge/*/*/Kconfig"
 571 source "src/southbridge/*/*/Kconfig.common"
 572 comment "Super I/O"
 573 source "src/superio/*/*/Kconfig"
 574 comment "Embedded Controllers"
 575 source "src/ec/acpi/Kconfig"
 576 source "src/ec/*/*/Kconfig"
 577
 578 source "src/southbridge/intel/common/firmware/Kconfig"
 579 source "src/vendorcode/*/Kconfig"
 580
 581 source "src/arch/*/Kconfig"
 582
 583 config CHIPSET_DEVICETREE
 584         string
 585         default ""
 586         help
 587           This symbol allows a chipset to provide a set of default settings in
 588           a devicetree which are common to all mainboards. This may include
 589           devices (including alias names), chip drivers, register settings,
 590           and others. This path is relative to the src/ directory.
 591
 592           Example: "chipset.cb"
 593
 594 endmenu
 595
 596 source "src/device/Kconfig"
 597
 598 menu "Generic Drivers"
 599 source "src/drivers/*/Kconfig"
 600 source "src/drivers/*/*/Kconfig"
 601 source "src/drivers/*/*/*/Kconfig"
 602 source "src/commonlib/storage/Kconfig"
 603 endmenu
 604
 605 menu "Security"
 606
 607 source "src/security/Kconfig"
 608 source "src/vendorcode/eltan/security/Kconfig"
 609
 610 endmenu
 611
 612 source "src/acpi/Kconfig"
 613
 614 # This option is for the current boards/chipsets where SPI flash
 615 # is not the boot device. Currently nearly all boards/chipsets assume
 616 # SPI flash is the boot device.
 617 config BOOT_DEVICE_NOT_SPI_FLASH
 618         bool
 619         default n
 620
 621 config BOOT_DEVICE_SPI_FLASH
 622         bool
 623         default y if !BOOT_DEVICE_NOT_SPI_FLASH
 624         default n
 625
 626 config BOOT_DEVICE_MEMORY_MAPPED
 627         bool
 628         default y if ARCH_X86 && BOOT_DEVICE_SPI_FLASH
 629         default n
 630         help
 631           Inform system if SPI is memory-mapped or not.
 632
 633 config BOOT_DEVICE_SUPPORTS_WRITES
 634         bool
 635         default n
 636         help
 637           Indicate that the platform has writable boot device
 638           support.
 639
 640 config RTC
 641         bool
 642         default n
 643
 644 config HEAP_SIZE
 645         hex
 646         default 0x100000 if FLATTENED_DEVICE_TREE
 647         default 0x4000
 648
 649 config STACK_SIZE
 650         hex
 651         default 0x2000 if ARCH_X86
 652         default 0x0
 653
 654 config MAX_CPUS
 655         int
 656         default 1
 657
 658 source "src/console/Kconfig"
 659
 660 config HAVE_ACPI_RESUME
 661         bool
 662         default n
 663
 664 config DISABLE_ACPI_HIBERNATE
 665         bool
 666         default n
 667         help
 668           Removes S4 from the available sleepstates
 669
 670 config RESUME_PATH_SAME_AS_BOOT
 671         bool
 672         default y if ARCH_X86
 673         depends on HAVE_ACPI_RESUME
 674         help
 675           This option indicates that when a system resumes it takes the
 676           same path as a regular boot. e.g. an x86 system runs from the
 677           reset vector at 0xfffffff0 on both resume and warm/cold boot.
 678
 679 config NO_MONOTONIC_TIMER
 680         def_bool n
 681
 682 config HAVE_MONOTONIC_TIMER
 683         bool
 684         depends on !NO_MONOTONIC_TIMER
 685         default y
 686         help
 687          The board/chipset provides a monotonic timer.
 688
 689 config GENERIC_UDELAY
 690         bool
 691         depends on HAVE_MONOTONIC_TIMER
 692         default y if !ARCH_X86
 693         help
 694          The board/chipset uses a generic udelay function utilizing the
 695          monotonic timer.
 696
 697 config TIMER_QUEUE
 698         def_bool n
 699         depends on HAVE_MONOTONIC_TIMER
 700         help
 701           Provide a timer queue for performing time-based callbacks.
 702
 703 config COOP_MULTITASKING
 704         def_bool n
 705         select TIMER_QUEUE
 706         depends on ARCH_X86 && CPU_INFO_V2
 707         help
 708           Cooperative multitasking allows callbacks to be multiplexed on the
 709           main thread. With this enabled it allows for multiple execution paths
 710           to take place when they have udelay() calls within their code.
 711
 712 config NUM_THREADS
 713         int
 714         default 4
 715         depends on COOP_MULTITASKING
 716         help
 717           How many execution threads to cooperatively multitask with.
 718
 719 config HAVE_MAINBOARD_SPECIFIC_OPTION_BACKEND
 720         bool
 721         help
 722           Selected by mainboards which implement a mainboard-specific mechanism
 723           to access the values for runtime-configurable options. For example, a
 724           custom BMC interface or an EEPROM with an externally-imposed layout.
 725
 726 config HAVE_OPTION_TABLE
 727         bool
 728         default n
 729         help
 730           This variable specifies whether a given board has a cmos.layout
 731           file containing NVRAM/CMOS bit definitions.
 732           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 733
 734 config CMOS_LAYOUT_FILE
 735         string
 736         default "src/mainboard/\$(MAINBOARDDIR)/cmos.layout"
 737         depends on HAVE_OPTION_TABLE
 738
 739 config PCI_IO_CFG_EXT
 740         bool
 741         default n
 742
 743 config IOAPIC
 744         bool
 745         default y if SMP
 746         default n
 747
 748 config USE_WATCHDOG_ON_BOOT
 749         bool
 750         default n
 751
 752 config GFXUMA
 753         bool
 754         default n
 755         help
 756           Enable Unified Memory Architecture for graphics.
 757
 758 config HAVE_MP_TABLE
 759         bool
 760         help
 761           This variable specifies whether a given board has MP table support.
 762           It is usually set in mainboard/*/Kconfig.
 763           Whether or not the MP table is actually generated by coreboot
 764           is configurable by the user via GENERATE_MP_TABLE.
 765
 766 config HAVE_PIRQ_TABLE
 767         bool
 768         help
 769           This variable specifies whether a given board has PIRQ table support.
 770           It is usually set in mainboard/*/Kconfig.
 771           Whether or not the PIRQ table is actually generated by coreboot
 772           is configurable by the user via GENERATE_PIRQ_TABLE.
 773
 774 config ACPI_NHLT
 775         bool
 776         default n
 777         help
 778           Build support for NHLT (non HD Audio) ACPI table generation.
 779
 780 #These Options are here to avoid "undefined" warnings.
 781 #The actual selection and help texts are in the following menu.
 782
 783 menu "System tables"
 784
 785 config GENERATE_MP_TABLE
 786         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 787         bool
 788         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 789         help
 790           Generate an MP table (conforming to the Intel MultiProcessor
 791           specification 1.4) for this board.
 792
 793           If unsure, say Y.
 794
 795 config GENERATE_PIRQ_TABLE
 796         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 797         bool
 798         default HAVE_PIRQ_TABLE
 799         help
 800           Generate a PIRQ table for this board.
 801
 802           If unsure, say Y.
 803
 804 config GENERATE_SMBIOS_TABLES
 805         depends on ARCH_X86
 806         bool "Generate SMBIOS tables"
 807         default y
 808         help
 809           Generate SMBIOS tables for this board.
 810
 811           If unsure, say Y.
 812
 813 config SMBIOS_TYPE41_PROVIDED_BY_DEVTREE
 814         bool
 815         depends on ARCH_X86
 816         help
 817           If enabled, only generate SMBIOS Type 41 entries for PCI devices in
 818           the devicetree for which Type 41 information is provided, e.g. with
 819           the `smbios_dev_info` devicetree syntax. This is useful to manually
 820           assign specific instance IDs to onboard devices irrespective of the
 821           device traversal order. It is assumed that instance IDs for devices
 822           of the same class are unique.
 823           When disabled, coreboot autogenerates SMBIOS Type 41 entries for all
 824           appropriate PCI devices in the devicetree. Instance IDs are assigned
 825           successive numbers from a monotonically increasing counter, with one
 826           counter for each device class.
 827
 828 config SMBIOS_PROVIDED_BY_MOBO
 829         bool
 830         default n
 831
 832 config MAINBOARD_SERIAL_NUMBER
 833         prompt "SMBIOS Serial Number" if !SMBIOS_PROVIDED_BY_MOBO
 834         string
 835         depends on GENERATE_SMBIOS_TABLES
 836         default "123456789"
 837         help
 838           The Serial Number to store in SMBIOS structures.
 839
 840 config MAINBOARD_VERSION
 841         prompt "SMBIOS Version Number" if !SMBIOS_PROVIDED_BY_MOBO
 842         string
 843         depends on GENERATE_SMBIOS_TABLES
 844         default "1.0"
 845         help
 846           The Version Number to store in SMBIOS structures.
 847
 848 config MAINBOARD_SMBIOS_MANUFACTURER
 849         prompt "SMBIOS Manufacturer" if !SMBIOS_PROVIDED_BY_MOBO
 850         string
 851         depends on GENERATE_SMBIOS_TABLES
 852         default MAINBOARD_VENDOR
 853         help
 854           Override the default Manufacturer stored in SMBIOS structures.
 855
 856 config MAINBOARD_SMBIOS_PRODUCT_NAME
 857         prompt "SMBIOS Product name" if !SMBIOS_PROVIDED_BY_MOBO
 858         string
 859         depends on GENERATE_SMBIOS_TABLES
 860         default MAINBOARD_PART_NUMBER
 861         help
 862           Override the default Product name stored in SMBIOS structures.
 863
 864 config VPD_SMBIOS_VERSION
 865         bool "Populates SMBIOS type 0 version from the VPD_RO variable 'firmware_version'"
 866         default n
 867         depends on VPD && GENERATE_SMBIOS_TABLES
 868         help
 869           Selecting this option will read firmware_version from
 870           VPD_RO and override SMBIOS type 0 version. One special
 871           scenario of using this feature is to assign a BIOS version
 872           to a coreboot image without the need to rebuild from source.
 873
 874 endmenu
 875
 876 source "payloads/Kconfig"
 877
 878 menu "Debugging"
 879
 880 comment "CPU Debug Settings"
 881 source "src/cpu/*/Kconfig.debug_cpu"
 882
 883 comment "BLOB Debug Settings"
 884 source "src/drivers/intel/fsp*/Kconfig.debug_blob"
 885
 886 comment "General Debug Settings"
 887
 888 # TODO: Better help text and detailed instructions.
 889 config GDB_STUB
 890         bool "GDB debugging support"
 891         default n
 892         depends on DRIVERS_UART
 893         help
 894           If enabled, you will be able to set breakpoints for gdb debugging.
 895           See src/arch/x86/c_start.S for details.
 896
 897 config GDB_WAIT
 898         bool "Wait for a GDB connection in the ramstage"
 899         default n
 900         depends on GDB_STUB
 901         help
 902           If enabled, coreboot will wait for a GDB connection in the ramstage.
 903
 904
 905 config FATAL_ASSERTS
 906         bool "Halt when hitting a BUG() or assertion error"
 907         default n
 908         help
 909           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 910
 911 config HAVE_DEBUG_GPIO
 912         bool
 913
 914 config DEBUG_GPIO
 915         bool "Output verbose GPIO debug messages"
 916         depends on HAVE_DEBUG_GPIO
 917
 918 config DEBUG_CBFS
 919         bool "Output verbose CBFS debug messages"
 920         default n
 921         help
 922           This option enables additional CBFS related debug messages.
 923
 924 config HAVE_DEBUG_RAM_SETUP
 925         def_bool n
 926
 927 config DEBUG_RAM_SETUP
 928         bool "Output verbose RAM init debug messages"
 929         default n
 930         depends on HAVE_DEBUG_RAM_SETUP
 931         help
 932           This option enables additional RAM init related debug messages.
 933           It is recommended to enable this when debugging issues on your
 934           board which might be RAM init related.
 935
 936           Note: This option will increase the size of the coreboot image.
 937
 938           If unsure, say N.
 939
 940 config DEBUG_PIRQ
 941         bool "Check PIRQ table consistency"
 942         default n
 943         depends on GENERATE_PIRQ_TABLE
 944         help
 945           If unsure, say N.
 946
 947 config HAVE_DEBUG_SMBUS
 948         def_bool n
 949
 950 config DEBUG_SMBUS
 951         bool "Output verbose SMBus debug messages"
 952         default n
 953         depends on HAVE_DEBUG_SMBUS
 954         help
 955           This option enables additional SMBus (and SPD) debug messages.
 956
 957           Note: This option will increase the size of the coreboot image.
 958
 959           If unsure, say N.
 960
 961 config DEBUG_SMI
 962         bool "Output verbose SMI debug messages"
 963         default n
 964         depends on HAVE_SMI_HANDLER
 965         select SPI_FLASH_SMM if EM100PRO_SPI_CONSOLE || CONSOLE_SPI_FLASH
 966         help
 967           This option enables additional SMI related debug messages.
 968
 969           Note: This option will increase the size of the coreboot image.
 970
 971           If unsure, say N.
 972
 973 config DEBUG_PERIODIC_SMI
 974         bool "Trigger SMI periodically"
 975         depends on DEBUG_SMI
 976
 977 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 978 # printk(BIOS_DEBUG, ...) calls.
 979 config DEBUG_MALLOC
 980         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
 981         bool
 982         default n
 983         help
 984           This option enables additional malloc related debug messages.
 985
 986           Note: This option will increase the size of the coreboot image.
 987
 988           If unsure, say N.
 989
 990 # Only visible if DEBUG_SPEW (8) is set.
 991 config DEBUG_RESOURCES
 992         bool "Output verbose PCI MEM and IO resource debug messages" if DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
 993         default n
 994         help
 995           This option enables additional PCI memory and IO debug messages.
 996           Note: This option will increase the size of the coreboot image.
 997           If unsure, say N.
 998
 999 config DEBUG_CONSOLE_INIT
1000         bool "Debug console initialisation code"
1001         default n
1002         help
1003           With this option printk()'s are attempted before console hardware
1004           initialisation has been completed. Your mileage may vary.
1005
1006           Typically you will need to modify source in console_hw_init() such
1007           that a working console appears before the one you want to debug.
1008
1009           If unsure, say N.
1010
1011 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
1012 # printk(BIOS_DEBUG, ...) calls.
1013 config REALMODE_DEBUG
1014         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
1015         bool
1016         default n
1017         depends on PCI_OPTION_ROM_RUN_REALMODE
1018         help
1019           This option enables additional x86emu related debug messages.
1020
1021           Note: This option will increase the time to emulate a ROM.
1022
1023           If unsure, say N.
1024
1025 config X86EMU_DEBUG
1026         bool "Output verbose x86emu debug messages"
1027         default n
1028         depends on PCI_OPTION_ROM_RUN_YABEL
1029         help
1030           This option enables additional x86emu related debug messages.
1031
1032           Note: This option will increase the size of the coreboot image.
1033
1034           If unsure, say N.
1035
1036 config X86EMU_DEBUG_JMP
1037         bool "Trace JMP/RETF"
1038         default n
1039         depends on X86EMU_DEBUG
1040         help
1041           Print information about JMP and RETF opcodes from x86emu.
1042
1043           Note: This option will increase the size of the coreboot image.
1044
1045           If unsure, say N.
1046
1047 config X86EMU_DEBUG_TRACE
1048         bool "Trace all opcodes"
1049         default n
1050         depends on X86EMU_DEBUG
1051         help
1052           Print _all_ opcodes that are executed by x86emu.
1053
1054           WARNING: This will produce a LOT of output and take a long time.
1055
1056           Note: This option will increase the size of the coreboot image.
1057
1058           If unsure, say N.
1059
1060 config X86EMU_DEBUG_PNP
1061         bool "Log Plug&Play accesses"
1062         default n
1063         depends on X86EMU_DEBUG
1064         help
1065           Print Plug And Play accesses made by option ROMs.
1066
1067           Note: This option will increase the size of the coreboot image.
1068
1069           If unsure, say N.
1070
1071 config X86EMU_DEBUG_DISK
1072         bool "Log Disk I/O"
1073         default n
1074         depends on X86EMU_DEBUG
1075         help
1076           Print Disk I/O related messages.
1077
1078           Note: This option will increase the size of the coreboot image.
1079
1080           If unsure, say N.
1081
1082 config X86EMU_DEBUG_PMM
1083         bool "Log PMM"
1084         default n
1085         depends on X86EMU_DEBUG
1086         help
1087           Print messages related to POST Memory Manager (PMM).
1088
1089           Note: This option will increase the size of the coreboot image.
1090
1091           If unsure, say N.
1092
1093
1094 config X86EMU_DEBUG_VBE
1095         bool "Debug VESA BIOS Extensions"
1096         default n
1097         depends on X86EMU_DEBUG
1098         help
1099           Print messages related to VESA BIOS Extension (VBE) functions.
1100
1101           Note: This option will increase the size of the coreboot image.
1102
1103           If unsure, say N.
1104
1105 config X86EMU_DEBUG_INT10
1106         bool "Redirect INT10 output to console"
1107         default n
1108         depends on X86EMU_DEBUG
1109         help
1110           Let INT10 (i.e. character output) calls print messages to debug output.
1111
1112           Note: This option will increase the size of the coreboot image.
1113
1114           If unsure, say N.
1115
1116 config X86EMU_DEBUG_INTERRUPTS
1117         bool "Log intXX calls"
1118         default n
1119         depends on X86EMU_DEBUG
1120         help
1121           Print messages related to interrupt handling.
1122
1123           Note: This option will increase the size of the coreboot image.
1124
1125           If unsure, say N.
1126
1127 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
1128         bool "Log special memory accesses"
1129         default n
1130         depends on X86EMU_DEBUG
1131         help
1132           Print messages related to accesses to certain areas of the virtual
1133           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
1134
1135           Note: This option will increase the size of the coreboot image.
1136
1137           If unsure, say N.
1138
1139 config X86EMU_DEBUG_MEM
1140         bool "Log all memory accesses"
1141         default n
1142         depends on X86EMU_DEBUG
1143         help
1144           Print memory accesses made by option ROM.
1145           Note: This also includes accesses to fetch instructions.
1146
1147           Note: This option will increase the size of the coreboot image.
1148
1149           If unsure, say N.
1150
1151 config X86EMU_DEBUG_IO
1152         bool "Log IO accesses"
1153         default n
1154         depends on X86EMU_DEBUG
1155         help
1156           Print I/O accesses made by option ROM.
1157
1158           Note: This option will increase the size of the coreboot image.
1159
1160           If unsure, say N.
1161
1162 config X86EMU_DEBUG_TIMINGS
1163         bool "Output timing information"
1164         default n
1165         depends on X86EMU_DEBUG && HAVE_MONOTONIC_TIMER
1166         help
1167           Print timing information needed by i915tool.
1168
1169           If unsure, say N.
1170
1171 config DEBUG_SPI_FLASH
1172         bool "Output verbose SPI flash debug messages"
1173         default n
1174         depends on SPI_FLASH
1175         help
1176           This option enables additional SPI flash related debug messages.
1177
1178 config DEBUG_IPMI
1179         bool "Output verbose IPMI debug messages"
1180         default n
1181         depends on IPMI_KCS
1182         help
1183           This option enables additional IPMI related debug messages.
1184
1185 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
1186 # Only visible with the right southbridge and loglevel.
1187 config DEBUG_INTEL_ME
1188         bool "Verbose logging for Intel Management Engine"
1189         default n
1190         help
1191           Enable verbose logging for Intel Management Engine driver that
1192           is present on Intel 6-series chipsets.
1193 endif
1194
1195 config DEBUG_FUNC
1196         bool "Enable function entry and exit reporting macros" if DEFAULT_CONSOLE_LOGLEVEL_8 || CONSOLE_OVERRIDE_LOGLEVEL
1197         default n
1198         help
1199           This option enables additional function entry and exit debug messages
1200           for select functions.
1201           Note: This option will increase the size of the coreboot image.
1202           If unsure, say N.
1203
1204 config DEBUG_COVERAGE
1205         bool "Debug code coverage"
1206         default n
1207         depends on COVERAGE
1208         help
1209           If enabled, the code coverage hooks in coreboot will output some
1210           information about the coverage data that is dumped.
1211
1212 config DEBUG_BOOT_STATE
1213         bool "Debug boot state machine"
1214         default n
1215         help
1216           Control debugging of the boot state machine.  When selected displays
1217           the state boundaries in ramstage.
1218
1219 config DEBUG_ADA_CODE
1220         bool "Compile debug code in Ada sources"
1221         default n
1222         help
1223           Add the compiler switch `-gnata` to compile code guarded by
1224           `pragma Debug`.
1225
1226 config HAVE_EM100_SUPPORT
1227         bool
1228         help
1229           This is enabled by platforms which can support using the EM100.
1230
1231 config EM100
1232         bool "Configure image for EM100 usage"
1233         depends on HAVE_EM100_SUPPORT
1234         help
1235           The Dediprog EM100 SPI emulator allows fast loading of new SPI images
1236           over USB. However it only supports a maximum SPI clock of 20MHz and
1237           single data output. Enable this option to use a 20MHz SPI clock and
1238           disable "Dual Output Fast Read" Support.
1239
1240           On AMD platforms this changes the SPI speed at run-time if the
1241           mainboard code supports this. On supported Intel platforms this works
1242           by changing the settings in the descriptor.bin file.
1243
1244 endmenu
1245
1246 ###############################################################################
1247 # Set variables with no prompt - these can be set anywhere, and putting at
1248 # the end of this file gives the most flexibility.
1249
1250 source "src/lib/Kconfig"
1251
1252 config WARNINGS_ARE_ERRORS
1253         bool
1254         default y
1255
1256 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1257 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1258 # mutually exclusive. One of these options must be selected in the
1259 # mainboard Kconfig if the chipset supports enabling and disabling of
1260 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1261 # in mainboard/Kconfig to know if the button should be enabled or not.
1262
1263 config POWER_BUTTON_DEFAULT_ENABLE
1264         def_bool n
1265         help
1266           Select when the board has a power button which can optionally be
1267           disabled by the user.
1268
1269 config POWER_BUTTON_DEFAULT_DISABLE
1270         def_bool n
1271         help
1272           Select when the board has a power button which can optionally be
1273           enabled by the user, e.g. when the board ships with a jumper over
1274           the power switch contacts.
1275
1276 config POWER_BUTTON_FORCE_ENABLE
1277         def_bool n
1278         help
1279           Select when the board requires that the power button is always
1280           enabled.
1281
1282 config POWER_BUTTON_FORCE_DISABLE
1283         def_bool n
1284         help
1285           Select when the board requires that the power button is always
1286           disabled, e.g. when it has been hardwired to ground.
1287
1288 config POWER_BUTTON_IS_OPTIONAL
1289         bool
1290         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1291         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1292         help
1293           Internal option that controls ENABLE_POWER_BUTTON visibility.
1294
1295 config REG_SCRIPT
1296         bool
1297         default n
1298         help
1299           Internal option that controls whether we compile in register scripts.
1300
1301 config MAX_REBOOT_CNT
1302         int
1303         default 3
1304         help
1305           Internal option that sets the maximum number of bootblock executions allowed
1306           with the normal image enabled before assuming the normal image is defective
1307           and switching to the fallback image.
1308
1309 config UNCOMPRESSED_RAMSTAGE
1310         bool
1311
1312 config NO_XIP_EARLY_STAGES
1313         bool
1314         default n if ARCH_X86
1315         default y
1316         help
1317           Identify if early stages are eXecute-In-Place(XIP).
1318
1319 config EARLY_CBMEM_LIST
1320         bool
1321         default n
1322         help
1323           Enable display of CBMEM during romstage and postcar.
1324
1325 config RELOCATABLE_MODULES
1326         bool
1327         help
1328           If RELOCATABLE_MODULES is selected then support is enabled for
1329           building relocatable modules in the RAM stage. Those modules can be
1330           loaded anywhere and all the relocations are handled automatically.
1331
1332 config GENERIC_GPIO_LIB
1333         bool
1334         help
1335           If enabled, compile the generic GPIO library. A "generic" GPIO
1336           implies configurability usually found on SoCs, particularly the
1337           ability to control internal pull resistors.
1338
1339 config BOOTBLOCK_CUSTOM
1340         # To be selected by arch, SoC or mainboard if it does not want use the normal
1341         # src/lib/bootblock.c#main() C entry point.
1342         bool
1343
1344 config BOOTBLOCK_IN_CBFS
1345         bool
1346         default y if ARCH_X86
1347         help
1348           Select this on platforms that have a top aligned bootblock inside cbfs.
1349
1350 config MEMLAYOUT_LD_FILE
1351         string
1352         default "src/mainboard/\$(CONFIG_MAINBOARD_DIR)/memlayout.ld"
1353         help
1354           This variable allows SoC/mainboard to supply in a custom linker file
1355           if required. This determines the linker file used for all the stages
1356           (bootblock, romstage, verstage, ramstage, postcar) in
1357           src/arch/${ARCH}/Makefile.inc.
1358
1359 ###############################################################################
1360 # Set default values for symbols created before mainboards.  This allows the
1361 # option to be displayed in the general menu, but the default to be loaded in
1362 # the mainboard if desired.
1363 config COMPRESS_RAMSTAGE
1364         default y if !UNCOMPRESSED_RAMSTAGE
1365
1366 config COMPRESS_PRERAM_STAGES
1367         depends on !ARCH_X86
1368         default y
1369
1370 config INCLUDE_CONFIG_FILE
1371         default y
1372
1373 config BOOTSPLASH_FILE
1374         depends on BOOTSPLASH_IMAGE
1375         default "bootsplash.jpg"
1376
1377 config CBFS_SIZE
1378         default ROM_SIZE
1379
1380 config HAVE_BOOTBLOCK
1381         bool
1382         default y
1383
1384 config HAVE_VERSTAGE
1385         bool
1386         depends on VBOOT_SEPARATE_VERSTAGE
1387         default y
1388
1389 config HAVE_ROMSTAGE
1390         bool
1391         default y
1392
1393 config HAVE_RAMSTAGE
1394         bool
1395         default n if RAMPAYLOAD
1396         default y