src/Kconfig

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2012 Alexandru Gagniuc <mr.nuke.me@gmail.com>
   5 ## Copyright (C) 2009-2010 coresystems GmbH
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; version 2 of the License.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16
  17 mainmenu "coreboot configuration"
  18
  19 menu "General setup"
  20
  21 config LOCALVERSION
  22         string "Local version string"
  23         help
  24           Append an extra string to the end of the coreboot version.
  25
  26           This can be useful if, for instance, you want to append the
  27           respective board's hostname or some other identifying string to
  28           the coreboot version number, so that you can easily distinguish
  29           boot logs of different boards from each other.
  30
  31 config CBFS_PREFIX
  32         string "CBFS prefix to use"
  33         default "fallback"
  34         help
  35           Select the prefix to all files put into the image. It's "fallback"
  36           by default, "normal" is a common alternative.
  37
  38 config COMMON_CBFS_SPI_WRAPPER
  39         bool
  40         default n
  41         depends on SPI_FLASH
  42         depends on !ARCH_X86
  43         help
  44          Use common wrapper to interface CBFS to SPI bootrom.
  45
  46 config MULTIPLE_CBFS_INSTANCES
  47         bool "Multiple CBFS instances in the bootrom"
  48         default n
  49         help
  50           Account for the firmware image containing more than one CBFS
  51           instance. Locations of instances are known at build time and are
  52           communicated between coreboot stages to make sure the next stage is
  53           loaded from the appropriate instance.
  54
  55 choice
  56         prompt "Compiler to use"
  57         default COMPILER_GCC
  58         help
  59           This option allows you to select the compiler used for building
  60           coreboot.
  61
  62 config COMPILER_GCC
  63         bool "GCC"
  64         help
  65           Use the GNU Compiler Collection (GCC) to build coreboot.
  66
  67           For details see http://gcc.gnu.org.
  68
  69 config COMPILER_LLVM_CLANG
  70         bool "LLVM/clang"
  71         help
  72           Use LLVM/clang to build coreboot.
  73
  74           For details see http://clang.llvm.org.
  75
  76 endchoice
  77
  78 config ANY_TOOLCHAIN
  79         bool "Allow building with any toolchain"
  80         default n
  81         depends on COMPILER_GCC
  82         help
  83           Many toolchains break when building coreboot since it uses quite
  84           unusual linker features. Unless developers explicitely request it,
  85           we'll have to assume that they use their distro compiler by mistake.
  86           Make sure that using patched compilers is a conscious decision.
  87
  88 config CCACHE
  89         bool "Use ccache to speed up (re)compilation"
  90         default n
  91         help
  92           Enables the use of ccache for faster builds.
  93
  94           Requires the ccache utility in your system $PATH.
  95
  96           For details see https://ccache.samba.org.
  97
  98 config FMD_GENPARSER
  99         bool "Generate flashmap descriptor parser using flex and bison"
 100         default n
 101         help
 102           Enable this option if you are working on the flashmap descriptor
 103           parser and made changes to fmd_scanner.l or fmd_parser.y.
 104
 105           Otherwise, say N to use the provided pregenerated scanner/parser.
 106
 107 config SCONFIG_GENPARSER
 108         bool "Generate SCONFIG parser using flex and bison"
 109         default n
 110         help
 111           Enable this option if you are working on the sconfig device tree
 112           parser and made changes to sconfig.l or sconfig.y.
 113
 114           Otherwise, say N to use the provided pregenerated scanner/parser.
 115
 116 config USE_OPTION_TABLE
 117         bool "Use CMOS for configuration values"
 118         default n
 119         depends on HAVE_OPTION_TABLE
 120         help
 121           Enable this option if coreboot shall read options from the "CMOS"
 122           NVRAM instead of using hard-coded values.
 123
 124 config STATIC_OPTION_TABLE
 125         bool "Load default configuration values into CMOS on each boot"
 126         default n
 127         depends on USE_OPTION_TABLE
 128         help
 129           Enable this option to reset "CMOS" NVRAM values to default on
 130           every boot.  Use this if you want the NVRAM configuration to
 131           never be modified from its default values.
 132
 133 config UNCOMPRESSED_RAMSTAGE
 134         bool
 135         default n
 136
 137 config COMPRESS_RAMSTAGE
 138         bool "Compress ramstage with LZMA"
 139         default y if !UNCOMPRESSED_RAMSTAGE
 140         default n
 141         help
 142           Compress ramstage to save memory in the flash image. Note
 143           that decompression might slow down booting if the boot flash
 144           is connected through a slow link (i.e. SPI).
 145
 146 config INCLUDE_CONFIG_FILE
 147         bool "Include the coreboot .config file into the ROM image"
 148         default y
 149         help
 150           Include the .config file that was used to compile coreboot
 151           in the (CBFS) ROM image. This is useful if you want to know which
 152           options were used to build a specific coreboot.rom image.
 153
 154           Saying Y here will increase the image size by 2-3KB.
 155
 156           You can use the following command to easily list the options:
 157
 158             grep -a CONFIG_ coreboot.rom
 159
 160           Alternatively, you can also use cbfstool to print the image
 161           contents (including the raw 'config' item we're looking for).
 162
 163           Example:
 164
 165             $ cbfstool coreboot.rom print
 166             coreboot.rom: 4096 kB, bootblocksize 1008, romsize 4194304,
 167                                                        offset 0x0
 168             Alignment: 64 bytes
 169
 170             Name                           Offset     Type         Size
 171             cmos_layout.bin                0x0        cmos layout  1159
 172             fallback/romstage              0x4c0      stage        339756
 173             fallback/ramstage              0x53440    stage        186664
 174             fallback/payload               0x80dc0    payload      51526
 175             config                         0x8d740    raw          3324
 176             (empty)                        0x8e480    null         3610440
 177
 178 config EARLY_CBMEM_INIT
 179         def_bool !LATE_CBMEM_INIT
 180
 181 config COLLECT_TIMESTAMPS
 182         bool "Create a table of timestamps collected during boot"
 183         default n
 184         help
 185           Make coreboot create a table of timer-ID/timer-value pairs to
 186           allow measuring time spent at different phases of the boot process.
 187
 188 config HAS_PRECBMEM_TIMESTAMP_REGION
 189         bool "Timestamp region exists for pre-cbmem timestamps"
 190         default y if ARCH_ROMSTAGE_X86_32 && CACHE_AS_RAM
 191         help
 192           A separate region is maintained to allow storing of timestamps before
 193           cbmem comes up. This is useful for storing timestamps across different
 194           stage boundaries.
 195
 196 config USE_BLOBS
 197         bool "Allow use of binary-only repository"
 198         default n
 199         help
 200           This draws in the blobs repository, which contains binary files that
 201           might be required for some chipsets or boards.
 202           This flag ensures that a "Free" option remains available for users.
 203
 204 config COVERAGE
 205         bool "Code coverage support"
 206         depends on COMPILER_GCC
 207         default n
 208         help
 209           Add code coverage support for coreboot. This will store code
 210           coverage information in CBMEM for extraction from user space.
 211           If unsure, say N.
 212
 213 config RELOCATABLE_MODULES
 214         bool
 215         default n
 216         help
 217          If RELOCATABLE_MODULES is selected then support is enabled for
 218          building relocatable modules in the RAM stage. Those modules can be
 219          loaded anywhere and all the relocations are handled automatically.
 220
 221 config RELOCATABLE_RAMSTAGE
 222         depends on EARLY_CBMEM_INIT
 223         bool "Build the ramstage to be relocatable in 32-bit address space."
 224         default n
 225         select RELOCATABLE_MODULES
 226         help
 227          The reloctable ramstage support allows for the ramstage to be built
 228          as a relocatable module. The stage loader can identify a place
 229          out of the OS way so that copying memory is unnecessary during an S3
 230          wake. When selecting this option the romstage is responsible for
 231          determing a stack location to use for loading the ramstage.
 232
 233 config CACHE_RELOCATED_RAMSTAGE_OUTSIDE_CBMEM
 234         depends on RELOCATABLE_RAMSTAGE
 235         bool "Cache the relocated ramstage outside of cbmem."
 236         default n
 237         help
 238          The relocated ramstage is saved in an area specified by the
 239          by the board and/or chipset.
 240
 241 config FLASHMAP_OFFSET
 242         hex "Flash Map Offset"
 243         default 0x00670000 if NORTHBRIDGE_INTEL_SANDYBRIDGE_MRC
 244         default 0x00610000 if NORTHBRIDGE_INTEL_IVYBRIDGE_MRC
 245         default CBFS_SIZE if !ARCH_X86
 246         default 0
 247         help
 248           Offset of flash map in firmware image
 249
 250 # TODO: This doesn't belong here, move to src/arch/x86/Kconfig
 251 choice
 252         prompt "Bootblock behaviour"
 253         default BOOTBLOCK_SIMPLE
 254
 255 config BOOTBLOCK_SIMPLE
 256         bool "Always load fallback"
 257
 258 config BOOTBLOCK_NORMAL
 259         bool "Switch to normal if CMOS says so"
 260
 261 endchoice
 262
 263 # To be selected by arch, SoC or mainboard if it does not want use the normal
 264 # src/lib/bootblock.c#main() C entry point.
 265 config BOOTBLOCK_CUSTOM
 266         bool
 267         default n
 268
 269 config BOOTBLOCK_SOURCE
 270         string
 271         default "bootblock_simple.c" if BOOTBLOCK_SIMPLE
 272         default "bootblock_normal.c" if BOOTBLOCK_NORMAL
 273
 274 config SKIP_MAX_REBOOT_CNT_CLEAR
 275         bool "Do not clear reboot count after successful boot"
 276         default n
 277         depends on BOOTBLOCK_NORMAL
 278         help
 279           Do not clear the reboot count immediately after successful boot.
 280           Set to allow the payload to control normal/fallback image recovery.
 281           Note that it is the responsibility of the payload to reset the
 282           normal boot bit to 1 after each successsful boot.
 283
 284 config UPDATE_IMAGE
 285         bool "Update existing coreboot.rom image"
 286         default n
 287         help
 288           If this option is enabled, no new coreboot.rom file
 289           is created. Instead it is expected that there already
 290           is a suitable file for further processing.
 291           The bootblock will not be modified.
 292
 293 config GENERIC_GPIO_LIB
 294         bool
 295         default n
 296         help
 297           If enabled, compile the generic GPIO library. A "generic" GPIO
 298           implies configurability usually found on SoCs, particularly the
 299           ability to control internal pull resistors.
 300
 301 config BOARD_ID_AUTO
 302         bool
 303         default n
 304         help
 305           Mainboards that can read a board ID from the hardware straps
 306           (ie. GPIO) select this configuration option.
 307
 308 config BOARD_ID_MANUAL
 309         bool
 310         default n
 311         depends on !BOARD_ID_AUTO
 312         help
 313           If you want to maintain a board ID, but the hardware does not
 314           have straps to automatically determine the ID, you can say Y
 315           here and add a file named 'board_id' to CBFS. If you don't know
 316           what this is about, say N.
 317
 318 config BOARD_ID_STRING
 319         string "Board ID"
 320         default "(none)"
 321         depends on BOARD_ID_MANUAL
 322         help
 323           This string is placed in the 'board_id' CBFS file for indicating
 324           board type.
 325
 326 config RAM_CODE_SUPPORT
 327         bool
 328         default n
 329         help
 330           If enabled, coreboot discovers RAM configuration (value obtained by
 331           reading board straps) and stores it in coreboot table.
 332
 333 config BOOTSPLASH_IMAGE
 334         bool "Add a bootsplash image"
 335         help
 336           Select this option if you have a bootsplash image that you would
 337           like to add to your ROM.
 338
 339           This will only add the image to the ROM. To actually run it check
 340           options under 'Display' section.
 341
 342 config BOOTSPLASH_FILE
 343         string "Bootsplash path and filename"
 344         depends on BOOTSPLASH_IMAGE
 345         default "bootsplash.jpg"
 346         help
 347           The path and filename of the file to use as graphical bootsplash
 348           screen. The file format has to be jpg.
 349
 350 endmenu
 351
 352 source "src/acpi/Kconfig"
 353
 354 menu "Mainboard"
 355
 356 source "src/mainboard/Kconfig"
 357
 358 config CBFS_SIZE
 359         hex "Size of CBFS filesystem in ROM"
 360         default 0x100000 if HAVE_INTEL_FIRMWARE || \
 361           NORTHBRIDGE_INTEL_GM45 || NORTHBRIDGE_INTEL_SANDYBRIDGE_MRC || \
 362           NORTHBRIDGE_INTEL_IVYBRIDGE_MRC || NORTHBRIDGE_INTEL_IVYBRIDGE || \
 363           NORTHBRIDGE_INTEL_SANDYBRIDGE || \
 364           NORTHBRIDGE_INTEL_NEHALEM || SOC_INTEL_BRASWELL || \
 365           SOC_INTEL_BROADWELL
 366         default 0x200000 if SOC_INTEL_SKYLAKE
 367         default ROM_SIZE
 368         help
 369           This is the part of the ROM actually managed by CBFS, located at the
 370           end of the ROM (passed through cbfstool -o) on x86 and at at the start
 371           of the ROM (passed through cbfstool -s) everywhere else. It defaults
 372           to span the whole ROM on all but Intel systems that use an Intel Firmware
 373           Descriptor.  It can be overridden to make coreboot live alongside other
 374           components like ChromeOS's vboot/FMAP or Intel's IFD / ME / TXE
 375           binaries.
 376
 377 endmenu
 378
 379 config SYSTEM_TYPE_LAPTOP
 380         default n
 381         bool
 382
 383 menu "Chipset"
 384
 385 comment "SoC"
 386 source "src/soc/*/*/Kconfig"
 387 comment "CPU"
 388 source "src/cpu/Kconfig"
 389 comment "Northbridge"
 390 source "src/northbridge/*/*/Kconfig"
 391 comment "Southbridge"
 392 source "src/southbridge/*/*/Kconfig"
 393 comment "Super I/O"
 394 source "src/superio/*/Kconfig"
 395 comment "Embedded Controllers"
 396 source "src/ec/acpi/Kconfig"
 397 source "src/ec/*/*/Kconfig"
 398 source "src/drivers/intel/fsp1_0/Kconfig"
 399
 400 source "src/southbridge/intel/common/firmware/Kconfig"
 401 source "src/vendorcode/*/Kconfig"
 402
 403 source "src/arch/*/Kconfig"
 404
 405 endmenu
 406
 407 source "src/device/Kconfig"
 408
 409 menu "Generic Drivers"
 410 source "src/drivers/*/Kconfig"
 411 endmenu
 412
 413 config RTC
 414         bool
 415         default n
 416
 417 config TPM
 418         bool
 419         default n
 420         select LPC_TPM if ARCH_X86
 421         select I2C_TPM if ARCH_ARM
 422         select I2C_TPM if ARCH_ARM64
 423         help
 424           Enable this option to enable TPM support in coreboot.
 425
 426           If unsure, say N.
 427
 428 config RAMTOP
 429         hex
 430         default 0x200000
 431         depends on ARCH_X86
 432
 433 config HEAP_SIZE
 434         hex
 435         default 0x4000
 436
 437 config STACK_SIZE
 438         hex
 439         default 0x1000 if ARCH_X86
 440         default 0x0
 441
 442 config MAX_CPUS
 443         int
 444         default 1
 445
 446 config MMCONF_SUPPORT_DEFAULT
 447         bool
 448         default n
 449
 450 config MMCONF_SUPPORT
 451         bool
 452         default n
 453
 454 config BOOTMODE_STRAPS
 455         bool
 456         default n
 457
 458 source "src/console/Kconfig"
 459
 460 config HAVE_ACPI_RESUME
 461         bool
 462         default n
 463
 464 config HAVE_HARD_RESET
 465         bool
 466         default n
 467         help
 468           This variable specifies whether a given board has a hard_reset
 469           function, no matter if it's provided by board code or chipset code.
 470
 471 config HAVE_MONOTONIC_TIMER
 472         def_bool n
 473         help
 474          The board/chipset provides a monotonic timer.
 475
 476 config GENERIC_UDELAY
 477         def_bool n
 478         depends on HAVE_MONOTONIC_TIMER
 479         help
 480          The board/chipset uses a generic udelay function utilizing the
 481          monotonic timer.
 482
 483 config TIMER_QUEUE
 484         def_bool n
 485         depends on HAVE_MONOTONIC_TIMER
 486         help
 487           Provide a timer queue for performing time-based callbacks.
 488
 489 config COOP_MULTITASKING
 490         def_bool n
 491         depends on TIMER_QUEUE && ARCH_X86
 492         help
 493           Cooperative multitasking allows callbacks to be multiplexed on the
 494           main thread of ramstage. With this enabled it allows for multiple
 495           execution paths to take place when they have udelay() calls within
 496           their code.
 497
 498 config NUM_THREADS
 499         int
 500         default 4
 501         depends on COOP_MULTITASKING
 502         help
 503           How many execution threads to cooperatively multitask with.
 504
 505 config HAVE_OPTION_TABLE
 506         bool
 507         default n
 508         help
 509           This variable specifies whether a given board has a cmos.layout
 510           file containing NVRAM/CMOS bit definitions.
 511           It defaults to 'n' but can be selected in mainboard/*/Kconfig.
 512
 513 config PIRQ_ROUTE
 514         bool
 515         default n
 516
 517 config HAVE_SMI_HANDLER
 518         bool
 519         default n
 520
 521 config PCI_IO_CFG_EXT
 522         bool
 523         default n
 524
 525 config IOAPIC
 526         bool
 527         default n
 528
 529 config CACHE_ROM_SIZE_OVERRIDE
 530         hex
 531         default 0
 532
 533 # TODO: Can probably be removed once all chipsets have kconfig options for it.
 534 config VIDEO_MB
 535         int
 536         default 0
 537
 538 config USE_WATCHDOG_ON_BOOT
 539         bool
 540         default n
 541
 542 config VGA
 543         bool
 544         default n
 545         help
 546           Build board-specific VGA code.
 547
 548 config GFXUMA
 549         bool
 550         default n
 551         help
 552           Enable Unified Memory Architecture for graphics.
 553
 554 config HAVE_ACPI_TABLES
 555         bool
 556         help
 557           This variable specifies whether a given board has ACPI table support.
 558           It is usually set in mainboard/*/Kconfig.
 559
 560 config HAVE_MP_TABLE
 561         bool
 562         help
 563           This variable specifies whether a given board has MP table support.
 564           It is usually set in mainboard/*/Kconfig.
 565           Whether or not the MP table is actually generated by coreboot
 566           is configurable by the user via GENERATE_MP_TABLE.
 567
 568 config HAVE_PIRQ_TABLE
 569         bool
 570         help
 571           This variable specifies whether a given board has PIRQ table support.
 572           It is usually set in mainboard/*/Kconfig.
 573           Whether or not the PIRQ table is actually generated by coreboot
 574           is configurable by the user via GENERATE_PIRQ_TABLE.
 575
 576 config MAX_PIRQ_LINKS
 577         int
 578         default 4
 579         help
 580           This variable specifies the number of PIRQ interrupt links which are
 581           routable. On most chipsets, this is 4, INTA through INTD. Some
 582           chipsets offer more than four links, commonly up to INTH. They may
 583           also have a separate link for ATA or IOAPIC interrupts. When the PIRQ
 584           table specifies links greater than 4, pirq_route_irqs will not
 585           function properly, unless this variable is correctly set.
 586
 587 config COMMON_FADT
 588         bool
 589         default n
 590
 591 #These Options are here to avoid "undefined" warnings.
 592 #The actual selection and help texts are in the following menu.
 593
 594 menu "System tables"
 595
 596 config GENERATE_MP_TABLE
 597         prompt "Generate an MP table" if HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 598         bool
 599         default HAVE_MP_TABLE || DRIVERS_GENERIC_IOAPIC
 600         help
 601           Generate an MP table (conforming to the Intel MultiProcessor
 602           specification 1.4) for this board.
 603
 604           If unsure, say Y.
 605
 606 config GENERATE_PIRQ_TABLE
 607         prompt "Generate a PIRQ table" if HAVE_PIRQ_TABLE
 608         bool
 609         default HAVE_PIRQ_TABLE
 610         help
 611           Generate a PIRQ table for this board.
 612
 613           If unsure, say Y.
 614
 615 config GENERATE_SMBIOS_TABLES
 616         depends on ARCH_X86
 617         bool "Generate SMBIOS tables"
 618         default y
 619         help
 620           Generate SMBIOS tables for this board.
 621
 622           If unsure, say Y.
 623
 624 config SMBIOS_PROVIDED_BY_MOBO
 625         bool
 626         default n
 627
 628 config MAINBOARD_SERIAL_NUMBER
 629         string "SMBIOS Serial Number"
 630         depends on GENERATE_SMBIOS_TABLES
 631         depends on !SMBIOS_PROVIDED_BY_MOBO
 632         default "123456789"
 633         help
 634           The Serial Number to store in SMBIOS structures.
 635
 636 config MAINBOARD_VERSION
 637         string "SMBIOS Version Number"
 638         depends on GENERATE_SMBIOS_TABLES
 639         depends on !SMBIOS_PROVIDED_BY_MOBO
 640         default "1.0"
 641         help
 642           The Version Number to store in SMBIOS structures.
 643
 644 config MAINBOARD_SMBIOS_MANUFACTURER
 645         string "SMBIOS Manufacturer"
 646         depends on GENERATE_SMBIOS_TABLES
 647         depends on !SMBIOS_PROVIDED_BY_MOBO
 648         default MAINBOARD_VENDOR
 649         help
 650           Override the default Manufacturer stored in SMBIOS structures.
 651
 652 config MAINBOARD_SMBIOS_PRODUCT_NAME
 653         string "SMBIOS Product name"
 654         depends on GENERATE_SMBIOS_TABLES
 655         depends on !SMBIOS_PROVIDED_BY_MOBO
 656         default MAINBOARD_PART_NUMBER
 657         help
 658           Override the default Product name stored in SMBIOS structures.
 659
 660 endmenu
 661
 662 menu "Payload"
 663
 664 choice
 665         prompt "Add a payload"
 666         default PAYLOAD_NONE if !ARCH_X86
 667         default PAYLOAD_SEABIOS if ARCH_X86
 668
 669 config PAYLOAD_NONE
 670         bool "None"
 671         help
 672           Select this option if you want to create an "empty" coreboot
 673           ROM image for a certain mainboard, i.e. a coreboot ROM image
 674           which does not yet contain a payload.
 675
 676           For such an image to be useful, you have to use 'cbfstool'
 677           to add a payload to the ROM image later.
 678
 679 config PAYLOAD_ELF
 680         bool "An ELF executable payload"
 681         help
 682           Select this option if you have a payload image (an ELF file)
 683           which coreboot should run as soon as the basic hardware
 684           initialization is completed.
 685
 686           You will be able to specify the location and file name of the
 687           payload image later.
 688
 689 source "payloads/external/*/Kconfig.name"
 690
 691 endchoice
 692
 693 source "payloads/external/*/Kconfig"
 694
 695 config PAYLOAD_FILE
 696         string "Payload path and filename"
 697         depends on PAYLOAD_ELF
 698         default "payload.elf"
 699         help
 700           The path and filename of the ELF executable file to use as payload.
 701
 702 # TODO: Defined if no payload? Breaks build?
 703 config COMPRESSED_PAYLOAD_LZMA
 704         bool "Use LZMA compression for payloads"
 705         default y
 706         depends on !PAYLOAD_NONE && !PAYLOAD_LINUX
 707         help
 708           In order to reduce the size payloads take up in the ROM chip
 709           coreboot can compress them using the LZMA algorithm.
 710
 711 endmenu
 712
 713 menu "Debugging"
 714
 715 # TODO: Better help text and detailed instructions.
 716 config GDB_STUB
 717         bool "GDB debugging support"
 718         default n
 719         help
 720           If enabled, you will be able to set breakpoints for gdb debugging.
 721           See src/arch/x86/lib/c_start.S for details.
 722
 723 config GDB_WAIT
 724         bool "Wait for a GDB connection"
 725         default n
 726         depends on GDB_STUB
 727         help
 728           If enabled, coreboot will wait for a GDB connection.
 729
 730 config FATAL_ASSERTS
 731         bool "Halt when hitting a BUG() or assertion error"
 732         default n
 733         help
 734           If enabled, coreboot will call hlt() on a BUG() or failed ASSERT().
 735
 736 config DEBUG_CBFS
 737         bool "Output verbose CBFS debug messages"
 738         default n
 739         help
 740           This option enables additional CBFS related debug messages.
 741
 742 config HAVE_DEBUG_RAM_SETUP
 743         def_bool n
 744
 745 config DEBUG_RAM_SETUP
 746         bool "Output verbose RAM init debug messages"
 747         default n
 748         depends on HAVE_DEBUG_RAM_SETUP
 749         help
 750           This option enables additional RAM init related debug messages.
 751           It is recommended to enable this when debugging issues on your
 752           board which might be RAM init related.
 753
 754           Note: This option will increase the size of the coreboot image.
 755
 756           If unsure, say N.
 757
 758 config HAVE_DEBUG_CAR
 759         def_bool n
 760
 761 config DEBUG_CAR
 762         def_bool n
 763         depends on HAVE_DEBUG_CAR
 764
 765 if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 766 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 767 # printk(BIOS_DEBUG, ...) calls.
 768 config DEBUG_CAR
 769         bool "Output verbose Cache-as-RAM debug messages"
 770         default n
 771         depends on HAVE_DEBUG_CAR
 772         help
 773           This option enables additional CAR related debug messages.
 774 endif
 775
 776 config DEBUG_PIRQ
 777         bool "Check PIRQ table consistency"
 778         default n
 779         depends on GENERATE_PIRQ_TABLE
 780         help
 781           If unsure, say N.
 782
 783 config HAVE_DEBUG_SMBUS
 784         def_bool n
 785
 786 config DEBUG_SMBUS
 787         bool "Output verbose SMBus debug messages"
 788         default n
 789         depends on HAVE_DEBUG_SMBUS
 790         help
 791           This option enables additional SMBus (and SPD) debug messages.
 792
 793           Note: This option will increase the size of the coreboot image.
 794
 795           If unsure, say N.
 796
 797 config DEBUG_SMI
 798         bool "Output verbose SMI debug messages"
 799         default n
 800         depends on HAVE_SMI_HANDLER
 801         select SPI_FLASH_SMM if SPI_CONSOLE
 802         help
 803           This option enables additional SMI related debug messages.
 804
 805           Note: This option will increase the size of the coreboot image.
 806
 807           If unsure, say N.
 808
 809 config DEBUG_SMM_RELOCATION
 810         bool "Debug SMM relocation code"
 811         default n
 812         depends on HAVE_SMI_HANDLER
 813         help
 814           This option enables additional SMM handler relocation related
 815           debug messages.
 816
 817           Note: This option will increase the size of the coreboot image.
 818
 819           If unsure, say N.
 820
 821 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 822 # printk(BIOS_DEBUG, ...) calls.
 823 config DEBUG_MALLOC
 824         prompt "Output verbose malloc debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 825         bool
 826         default n
 827         help
 828           This option enables additional malloc related debug messages.
 829
 830           Note: This option will increase the size of the coreboot image.
 831
 832           If unsure, say N.
 833
 834 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 835 # printk(BIOS_DEBUG, ...) calls.
 836 config DEBUG_ACPI
 837         prompt "Output verbose ACPI debug messages" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 838         bool
 839         default n
 840         help
 841           This option enables additional ACPI related debug messages.
 842
 843           Note: This option will slightly increase the size of the coreboot image.
 844
 845           If unsure, say N.
 846
 847 # Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
 848 # printk(BIOS_DEBUG, ...) calls.
 849 config REALMODE_DEBUG
 850         prompt "Enable debug messages for option ROM execution" if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
 851         bool
 852         default n
 853         depends on PCI_OPTION_ROM_RUN_REALMODE
 854         help
 855           This option enables additional x86emu related debug messages.
 856
 857           Note: This option will increase the time to emulate a ROM.
 858
 859           If unsure, say N.
 860
 861 config X86EMU_DEBUG
 862         bool "Output verbose x86emu debug messages"
 863         default n
 864         depends on PCI_OPTION_ROM_RUN_YABEL
 865         help
 866           This option enables additional x86emu related debug messages.
 867
 868           Note: This option will increase the size of the coreboot image.
 869
 870           If unsure, say N.
 871
 872 config X86EMU_DEBUG_JMP
 873         bool "Trace JMP/RETF"
 874         default n
 875         depends on X86EMU_DEBUG
 876         help
 877           Print information about JMP and RETF opcodes from x86emu.
 878
 879           Note: This option will increase the size of the coreboot image.
 880
 881           If unsure, say N.
 882
 883 config X86EMU_DEBUG_TRACE
 884         bool "Trace all opcodes"
 885         default n
 886         depends on X86EMU_DEBUG
 887         help
 888           Print _all_ opcodes that are executed by x86emu.
 889
 890           WARNING: This will produce a LOT of output and take a long time.
 891
 892           Note: This option will increase the size of the coreboot image.
 893
 894           If unsure, say N.
 895
 896 config X86EMU_DEBUG_PNP
 897         bool "Log Plug&Play accesses"
 898         default n
 899         depends on X86EMU_DEBUG
 900         help
 901           Print Plug And Play accesses made by option ROMs.
 902
 903           Note: This option will increase the size of the coreboot image.
 904
 905           If unsure, say N.
 906
 907 config X86EMU_DEBUG_DISK
 908         bool "Log Disk I/O"
 909         default n
 910         depends on X86EMU_DEBUG
 911         help
 912           Print Disk I/O related messages.
 913
 914           Note: This option will increase the size of the coreboot image.
 915
 916           If unsure, say N.
 917
 918 config X86EMU_DEBUG_PMM
 919         bool "Log PMM"
 920         default n
 921         depends on X86EMU_DEBUG
 922         help
 923           Print messages related to POST Memory Manager (PMM).
 924
 925           Note: This option will increase the size of the coreboot image.
 926
 927           If unsure, say N.
 928
 929
 930 config X86EMU_DEBUG_VBE
 931         bool "Debug VESA BIOS Extensions"
 932         default n
 933         depends on X86EMU_DEBUG
 934         help
 935           Print messages related to VESA BIOS Extension (VBE) functions.
 936
 937           Note: This option will increase the size of the coreboot image.
 938
 939           If unsure, say N.
 940
 941 config X86EMU_DEBUG_INT10
 942         bool "Redirect INT10 output to console"
 943         default n
 944         depends on X86EMU_DEBUG
 945         help
 946           Let INT10 (i.e. character output) calls print messages to debug output.
 947
 948           Note: This option will increase the size of the coreboot image.
 949
 950           If unsure, say N.
 951
 952 config X86EMU_DEBUG_INTERRUPTS
 953         bool "Log intXX calls"
 954         default n
 955         depends on X86EMU_DEBUG
 956         help
 957           Print messages related to interrupt handling.
 958
 959           Note: This option will increase the size of the coreboot image.
 960
 961           If unsure, say N.
 962
 963 config X86EMU_DEBUG_CHECK_VMEM_ACCESS
 964         bool "Log special memory accesses"
 965         default n
 966         depends on X86EMU_DEBUG
 967         help
 968           Print messages related to accesses to certain areas of the virtual
 969           memory (e.g. BDA (BIOS Data Area) or interrupt vectors)
 970
 971           Note: This option will increase the size of the coreboot image.
 972
 973           If unsure, say N.
 974
 975 config X86EMU_DEBUG_MEM
 976         bool "Log all memory accesses"
 977         default n
 978         depends on X86EMU_DEBUG
 979         help
 980           Print memory accesses made by option ROM.
 981           Note: This also includes accesses to fetch instructions.
 982
 983           Note: This option will increase the size of the coreboot image.
 984
 985           If unsure, say N.
 986
 987 config X86EMU_DEBUG_IO
 988         bool "Log IO accesses"
 989         default n
 990         depends on X86EMU_DEBUG
 991         help
 992           Print I/O accesses made by option ROM.
 993
 994           Note: This option will increase the size of the coreboot image.
 995
 996           If unsure, say N.
 997
 998 config X86EMU_DEBUG_TIMINGS
 999         bool "Output timing information"
1000         default n
1001         depends on X86EMU_DEBUG && UDELAY_LAPIC && HAVE_MONOTONIC_TIMER
1002         help
1003           Print timing information needed by i915tool.
1004
1005           If unsure, say N.
1006
1007 config DEBUG_TPM
1008         bool "Output verbose TPM debug messages"
1009         default n
1010         depends on TPM
1011         help
1012           This option enables additional TPM related debug messages.
1013
1014 config DEBUG_SPI_FLASH
1015         bool "Output verbose SPI flash debug messages"
1016         default n
1017         depends on SPI_FLASH
1018         help
1019           This option enables additional SPI flash related debug messages.
1020
1021 config DEBUG_USBDEBUG
1022         bool "Output verbose USB 2.0 EHCI debug dongle messages"
1023         default n
1024         depends on USBDEBUG
1025         help
1026           This option enables additional USB 2.0 debug dongle related messages.
1027
1028           Select this to debug the connection of usbdebug dongle. Note that
1029           you need some other working console to receive the messages.
1030
1031 if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
1032 # Only visible with the right southbridge and loglevel.
1033 config DEBUG_INTEL_ME
1034         bool "Verbose logging for Intel Management Engine"
1035         default n
1036         help
1037           Enable verbose logging for Intel Management Engine driver that
1038           is present on Intel 6-series chipsets.
1039 endif
1040
1041 config TRACE
1042         bool "Trace function calls"
1043         default n
1044         help
1045           If enabled, every function will print information to console once
1046           the function is entered. The syntax is ~0xaaaabbbb(0xccccdddd)
1047           the 0xaaaabbbb is the actual function and 0xccccdddd is EIP
1048           of calling function. Please note some printk related functions
1049           are omitted from trace to have good looking console dumps.
1050
1051 config DEBUG_COVERAGE
1052         bool "Debug code coverage"
1053         default n
1054         depends on COVERAGE
1055         help
1056           If enabled, the code coverage hooks in coreboot will output some
1057           information about the coverage data that is dumped.
1058
1059 endmenu
1060
1061 # These probably belong somewhere else, but they are needed somewhere.
1062 config ENABLE_APIC_EXT_ID
1063         bool
1064         default n
1065
1066 config WARNINGS_ARE_ERRORS
1067         bool
1068         default y
1069
1070 # TODO: Remove this when all platforms are fixed.
1071 config IASL_WARNINGS_ARE_ERRORS
1072         def_bool y
1073         help
1074           Select to Fail the build if a IASL generates a warning.
1075           This will be defaulted to disabled for the platforms that
1076           currently fail.  This allows the REST of the platforms to
1077           have this check enabled while we're working to get those
1078           boards fixed.
1079
1080           DO NOT ADD TO ANY ADDITIONAL PLATFORMS INSTEAD OF FIXING
1081           THE ASL.
1082
1083 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
1084 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
1085 # mutually exclusive. One of these options must be selected in the
1086 # mainboard Kconfig if the chipset supports enabling and disabling of
1087 # the power button. Chipset code uses the ENABLE_POWER_BUTTON option set
1088 # in mainboard/Kconfig to know if the button should be enabled or not.
1089
1090 config POWER_BUTTON_DEFAULT_ENABLE
1091         def_bool n
1092         help
1093           Select when the board has a power button which can optionally be
1094           disabled by the user.
1095
1096 config POWER_BUTTON_DEFAULT_DISABLE
1097         def_bool n
1098         help
1099           Select when the board has a power button which can optionally be
1100           enabled by the user, e.g. when the board ships with a jumper over
1101           the power switch contacts.
1102
1103 config POWER_BUTTON_FORCE_ENABLE
1104         def_bool n
1105         help
1106           Select when the board requires that the power button is always
1107           enabled.
1108
1109 config POWER_BUTTON_FORCE_DISABLE
1110         def_bool n
1111         help
1112           Select when the board requires that the power button is always
1113           disabled, e.g. when it has been hardwired to ground.
1114
1115 config POWER_BUTTON_IS_OPTIONAL
1116         bool
1117         default y if POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE
1118         default n if !(POWER_BUTTON_DEFAULT_ENABLE || POWER_BUTTON_DEFAULT_DISABLE)
1119         help
1120           Internal option that controls ENABLE_POWER_BUTTON visibility.
1121
1122 config REG_SCRIPT
1123         bool
1124         default n
1125         help
1126           Internal option that controls whether we compile in register scripts.
1127
1128 config MAX_REBOOT_CNT
1129         int
1130         default 3
1131         help
1132           Internal option that sets the maximum number of bootblock executions allowed
1133           with the normal image enabled before assuming the normal image is defective
1134           and switching to the fallback image.