src/soc/intel/quark/Makefile.inc

   1 #
   2 # This file is part of the coreboot project.
   3 #
   4 #
   5 # SPDX-License-Identifier: GPL-2.0-only
   6
   7 ifeq ($(CONFIG_SOC_INTEL_QUARK),y)
   8
   9 subdirs-y += romstage
  10 subdirs-y += ../../../cpu/x86/mtrr
  11 subdirs-y += ../../../cpu/x86/tsc
  12
  13 bootblock-y += bootblock/esram_init.S
  14 bootblock-y += bootblock/bootblock.c
  15 bootblock-y += i2c.c
  16 bootblock-y += reg_access.c
  17 bootblock-y += tsc_freq.c
  18 bootblock-y += uart_common.c
  19
  20 verstage-y += i2c.c
  21 verstage-y += reg_access.c
  22 verstage-y += tsc_freq.c
  23 verstage-$(CONFIG_ENABLE_BUILTIN_HSUART1) += uart_common.c
  24
  25 romstage-y += i2c.c
  26 romstage-y += memmap.c
  27 romstage-y += reg_access.c
  28 romstage-$(CONFIG_STORAGE_TEST) += storage_test.c
  29 romstage-y += tsc_freq.c
  30 romstage-$(CONFIG_ENABLE_BUILTIN_HSUART1) += uart_common.c
  31 romstage-y += reset.c
  32
  33 postcar-y += fsp_params.c
  34 postcar-y += i2c.c
  35 postcar-y += reg_access.c
  36 postcar-y += tsc_freq.c
  37 postcar-$(CONFIG_ENABLE_BUILTIN_HSUART1) += uart_common.c
  38
  39 ramstage-$(CONFIG_HAVE_ACPI_TABLES) += acpi.c
  40 ramstage-y += chip.c
  41 ramstage-y += ehci.c
  42 ramstage-y += fsp_params.c
  43 ramstage-y += gpio_i2c.c
  44 ramstage-y += i2c.c
  45 ramstage-y += lpc.c
  46 ramstage-y += northcluster.c
  47 ramstage-y += reg_access.c
  48 ramstage-y += reset.c
  49 ramstage-y += sd.c
  50 ramstage-y += spi.c
  51 ramstage-y += spi_debug.c
  52 ramstage-$(CONFIG_STORAGE_TEST) += storage_test.c
  53 ramstage-y += tsc_freq.c
  54 ramstage-$(CONFIG_ENABLE_BUILTIN_HSUART1) += uart_common.c
  55 ramstage-$(CONFIG_ENABLE_BUILTIN_HSUART1) += uart.c
  56
  57 CPPFLAGS_common += -I$(src)/soc/intel/quark
  58 CPPFLAGS_common += -I$(src)/soc/intel/quark/include
  59 CPPFLAGS_common += -I$(src)/soc/intel/quark/include/soc/fsp
  60
  61 # Chipset microcode path
  62 CPPFLAGS_common += -I3rdparty/blobs/soc/intel/quark
  63
  64 # Since FSP-M runs in CAR we need to relocate it to a specific address
  65 $(call strip_quotes,$(CONFIG_FSP_M_CBFS))-options := -b $(CONFIG_FSP_ESRAM_LOC)
  66
  67 # Add the FSP binary to the CBFS image
  68 cbfs-files-$(CONFIG_ADD_FSP_RAW_BIN) += fsp.bin
  69 fsp.bin-file := $(call strip_quotes,$(CONFIG_FSP_FILE))
  70 fsp.bin-position := $(CONFIG_FSP_LOC)
  71 fsp.bin-type := raw
  72
  73 # Add the chipset microcode file to the CBFS image
  74 cbfs-files-$(CONFIG_ADD_RMU_FILE) += rmu.bin
  75 rmu.bin-file := $(call strip_quotes,$(CONFIG_RMU_FILE))
  76 rmu.bin-position := $(CONFIG_RMU_LOC)
  77 rmu.bin-type := raw
  78
  79 endif # CONFIG_SOC_INTEL_QUARK